半导体积体电路导线架之改良结构

摘要

本创作系有一种可以降低导线架与晶片接触面积，避免构装中脱层或空隙产生，并可提高导线架的共用性之半导体积体电路导线架结构；此改良结构系在导线架之晶片座上设立多数之凸点，在将晶片黏接于晶片座上时，只要在凸点上加上黏接剂，再将晶片放上即可，此凸点可形成黑胶树脂可灌注之空间，避免脱层或空隙产生。此外可依据待构装晶片之大小，决定凸点数目及位置。

主权项

1.一种半导体积体电路导线架之改良结构,在此导线架之晶片座上设立多数之凸点,在将晶片黏接于晶片座上时,只要在凸点处加上黏接剂即可黏上晶片,此凸点可形成黑胶树脂可灌注之空间,避免脱层或空隙产生。2.如申请专利范围第1项之半导体积体电路导线架之改良结构,其中可依据待构装晶片之大小,决定凸点数目及位置。图式简单说明:第一图为习知积体电路构装结构之剖面图;第二图为习知积体电路导线架之平面图;第三图为本创作积体电路导线架之部份立体图;及第四图为本创作积体电路构装结构之剖面图。