| 主权项 |
1.一种混合电路之制造方法,包括:提供一基底;形成一闸氧化层于该基底上;覆盖一第一多晶矽层于该基底上;去除部分该第一多晶矽层,以形成一闸极层与一下电极;形成一氧化层于该基底上;形成一氮化矽层于该氧化层上;形成一第二多晶矽层于该氮化矽层上;形成一光阻于该第二多晶矽层上并定义出一上电极之位置;于一反应室中去除未受该光阻保护之该第二多晶矽层,以形成该上电极;于该反应室中,进行一乾式蚀刻步骤去除未受该光阻覆盖之该氮化矽层;去除未被该光阻覆盖之该氧化层;将该光阻剥除;以及于该基底中形成一源极-汲极区域。2.如申请专利范围第1项所述之混合电路之制造方法,其中该乾式蚀刻为等向性蚀刻。3.如申请专利范围第2项所述之混合电路之制造方法,其中该乾式蚀刻所使用的蚀刻气体包括SF6。4.如申请专利范围第2项所述之混合电路之制造方法,其中该乾式蚀刻所使用的蚀刻气体包括C2F6。5.如申请专利范围第2项所述之混合电路之制造方法,其中该乾式蚀刻所使用的蚀刻气体包括CF4。6.如申请专利范围第1项所述之混合电路之制造方法,其中该氧化层的形成方式包括以低压化学气相沉积法所形成之高温氧化层。7.如申请专利范围第1项所述之混合电路之制造方法,其中该氮化矽层的形成方法包括低压化学气相沉积法。8.一种电容的制造方法,包括:提供一基底;覆盖一第一多晶矽层于该基底上;去除部分该第一多晶矽层,以形成一下电极;形成一氧化层于该基底上;形成一氮化矽层于该氧化层上;形成一第二多晶矽层于该氮化矽层上;形成一光阻于该第二多晶矽层上,用以定义一上电极之位置;于一反应室中,去除未受该光阻保护之该第二多晶矽层,以形成该上电极;于该反应室中,进行一乾式蚀刻步骤去除未受该光阻覆盖之该氮化矽层;去除未被该光阻覆盖之该氧化层;以及将该光阻剥除。9.如申请专利范围第8项所述之电容的制造方法,其中该乾式蚀刻为等向性蚀刻。10.如申请专利范围第9项所述之电容的制造方法,其中该乾式蚀刻所使用的蚀刻气体包括SF6。11.如申请专利范围第9项所述之电容的制造方法,其中该乾式蚀刻所使用的蚀刻气体包括C2F6。12.如申请专利范围第9项所述之电容的制造方法,其中该乾式蚀刻所使用的蚀刻气体包括CF4。13.如申请专利范围第8项所述之电容的制造方法,其中该氧化层的形成方式包括以低压化学气相沉积法之高温氧化层。14.如申请专利范围第8项所述之电容的制造方法,其中该氮化矽层的形成方法包括低压化学气相沉积法。图式简单说明:第一图至第四图所绘示为习知中制造混合积体电路的流程剖面图。第五图所绘示为习知中制造混合积体电路的制造流程图。第六图至第十图所绘示为本发明中制造混合积体电路的流程剖面图。第十一图所绘示为依据本发明之较佳实施例中制造混合积体电路的制造流程图。 |
