| 摘要 |
<p>최소 수의 단계를 필요로 하며 표준 MOS 공정 기법과 양립가능한 반도체 디바이스의 제조시 자기 정렬된 이중(dual) 두께 코발트 실리사이드 층을 제어된 방식으로 형성하는 방법이 개시되어 있다. 본 발명에 따른 방법에 있어서, 먼저 반도체 디바이스 구조(예컨대, MOS 트랜지스터)가 제공된다. 상기 반도체 디바이스 구조는 노출된 실리콘 기판 표면(예컨대, 얕은 드레인 및 소오스 영역) 및 상기 반도체 기판 표면상에 배치된 실리콘 층 구조(예컨대, 폴리실리콘 게이트)를 포함한다. 그 다음에는, 상기 반도체 디바이스 구조다음에는 티타늄 캡핑 층이 데포지트되고, 이 티타늄 캡핑 층상에는 코발트 층이 데포지트된다. 다음으로는, 상기 실리콘 층 구조(예컨대, 폴리실리콘 게이트)상의 티타늄 캡핑 층의 두께는 예를 들면, 화학-기계적 폴리싱 기법을 사용하여 선택적으로 감소된다. 상기 코발트 층으로 부터의 코발트는 차후에 상기 노출된 실리콘 기판 표면으로 부터의 실리콘과 반응되어 상기 노출된 실리콘 기판 표면상에 제 1 의 자기 정렬된 코발트 실리사이드 층을 형성한다. 그와 동시에, 상기 코발트 층으로 부터의 코발트는 상기 실리콘 층 구조로 부터의 실리콘과 반응되어 상기 실리콘 층 구조상에, 상기 제 1 의 자기 정렬된 코발트 실리사이드 층보다 두꺼운 제 2 의 자기 정렬된 코발트 실리사이드 층을 형성한다.</p> |
