| 摘要 |
<p>FPGA의 제조 공정을 단순화시키며 금속 배선층의 전기적 특성을 개선하며 소자의 동작 속도를 향상시키기 위하여, 반도체 소자의 회로 형성을 위한 접속부가 형성된 하부 박막 상부에 금속 박막을 증착하고 패터닝하여 제 1금속 배선층을 형성하고, 제 1절연막을 증착하여 제 1금속 배선층의 각 패턴 사이의 갭을 매립하고 평탄화하여 제 1금속 배선층의 상부가 드러나도록 한 후, 비정질 반도체의 유전체를 증착하고 패터닝하여 금속 배선 패턴 상부에 안티 퓨즈를 형성한다. 그리고, 금속 박막을 증착하고 패터닝하여 안티 퓨즈를 포함하는 제 1금속 배선층 상부에 제 2금속 배선층을 형성하고, 제 2절연막을 증착하여 제 2금속 배선층의 각 패턴 사이의 갭을 매립한 후, 평탄화하여 제 2금속 배선층의 상부가 드러나도록 한다. 따라서, 금속 배선층 사이에 비아를 형성하지 않고 FPGA를 형성할 수 있으므로 공정이 매우 단순하여 생산성을 높일 수 있으며, 비아 저항이 없어 금속 배선층 사이의 저항값이 감소되므로 소자의 동작 속도를 증가시킬 수 있다.</p> |
