| 摘要 |
<p>본 발명은 웨이퍼의 정렬마크를 초기의 상태로 노출시켜 WQ를 향상시킴으로써 웨이퍼 정렬패일을 최소화할 수 있는 반도체 소자의 레티클 및 이를 이용한 마스크 공정을 제공한다. 본 발명에 따른 반도체 소자의 레티클은 웨이퍼의 다이를 소정의 패턴대로 노광하기 위한 다이오픈영역과, 웨이퍼의 스크라이브 라인을 마스킹하기 위한 스크라이브 마스킹영역을 포함하고, 마스킹영역에는 상기 스크라이브 라인에 배치된 웨이퍼 정렬마크를 오픈하기 위한 정렬마크 오픈영역이 구비된 것을 특징으로 한다. 또한, 본 발명에 따른 마스크 공정은 다수개의 웨이퍼 정렬마크가 형성된 스크라이브 라인과 패턴이 형성되는 다이를 구비한 웨이퍼 상에 패턴형성용 막을 형성하는 단계; 막 상에 포토레지스트막을 형성하는 단계; 포토레지스트막을 노광 및 현상하여 다이부분 상의 막을 일부 노출시킴과 동시에 정렬마크 상의 막을 동시에 노출시키는 포토레지스트막 패턴을 형성하는 단계; 및 노출된 막을 식각하여 다이부분에 패턴을 형성함과 동시에 상기 정렬마크를 노출시키는 단계를 포함한다.</p> |
