发明名称 在基底上形成ETOX记忆胞的方法
摘要 一种在半导体基底上制造ETOX记忆胞的方法,其步骤如下。首先于基底中形成一p型掺杂井,再于p型掺杂井中形成源极区与汲极区,其中汲极区具有第一掺杂型态,源极区具有第二掺杂型态(同于p型掺杂井)。接着于p型掺杂井上形成浮置闸极与穿隧氧化层之堆叠结构,其中浮置闸极之掺杂型态为p型,其系形成于源极区与汲极区之间,且形成于源极区与汲极区之后。最后,于浮置闸极上形成以介电层相隔之控制闸极。此ETOX记忆胞可排成反或阵列,但不需源极线之连结。每一个记忆胞在程式化时系利用源极处的能带穿隧引发基底热电子,而读取时系利用汲极处的闸极引发汲极漏电流。
申请公布号 TW457597 申请公布日期 2001.10.01
申请号 TW089113214 申请日期 2000.07.04
申请人 台湾积体电路制造股份有限公司 发明人 季明华
分类号 H01L21/336 主分类号 H01L21/336
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种在一基底上形成ETOX记忆胞的方法,其中包括:形成一p型掺杂井于该基底中;形成一汲极区于该p型掺杂井中,该汲极区具有一第一掺杂型态;形成一源极区于该p型掺杂井中,该源极区具有一第二掺杂型态;形成一浮置闸极于该p型掺杂井上,该浮置闸极与该基底间系以一薄氧化层相隔,该浮置闸极系形成于该源极区与该汲极区之间,且该浮置闸极系形成于该源极区与该汲极区之后;以及形成一控制闸极于该浮置闸极上,该控制闸极与该浮置闸极之间系以一介电层相隔。2.如申请专利范围第1项所述之在一基底上形成ETOX记忆胞的方法,其中该第二掺杂型态为p型。3.如申请专利范围第1项所述之在一基底上形成ETOX记忆胞的方法,其中该浮置闸极之掺杂型态为p型。4.一种可进行单位元、单列与单行程式化及整列抹除之反或阵列结构,其中包括形成于一p型掺杂井中的复数个ETOX记忆胞,而每一该些ETOX记忆胞皆包括:一控制闸极;一浮置闸极,该浮置闸极与该控制闸极电性绝缘,且该浮置闸极大致位于该控制闸极下方;一n型汲极,该n型汲极系位于该p型掺杂井中,并与该浮置闸极相邻;一p型源极,该p型源极位于该p型掺杂井中,并与该浮置闸极相邻;其中,该些ETOX记忆胞皆呈二维阵列排列,且排成复数列与复数行;位于同一列之每一该些ETOX记忆胞的该浮置闸极皆连接至一列字元线;位于同一行之每一该些ETOX记忆胞的该n型汲极皆连接至一行位元线;而且每一该些ETOX记忆胞的该p型源极皆连接至该p型掺杂井。5.如申请专利范围第4项所述之可进行单位元、单列与单行程式化及整列抹除之反或阵列结构,其中该些ETOX记忆胞的该p型源极与该p型掺杂井皆接地。图式简单说明:第一图所绘示为习知三掺杂井制程所得之ETOX记忆胞的示意图。第二图所绘示为习知使用一个注入接面之ETOX记忆胞的示意图。第三图所绘示为依本发明所得之ETOX记忆胞的示意图。第四图所绘示为第三图所示之ETOX记忆胞进行程式化时的示意图。第五图所绘示为第三图所示之ETOX记忆胞进行读取操作时的示意图。第六图所绘示为第三图所示之ETOX记忆胞进行抹除操作时的示意图。第七图所绘示为由本发明之ETOX记忆胞所排列成的反或阵列。第八图所绘示为由本发明之ETOX记忆胞所排列成的反或阵列,其系形成于一绝缘层上有矽(SOI)之晶圆上。第九图a所绘示为第三图所示之ETOX记忆胞的布局,其具有连于一位元线接触窗之n+汲极、金属线与埋入式p+源极线。第九图b所绘示为第三图所示之ETOX记忆胞的布局,其具有无接触窗之埋入式n+汲极与埋入式p+源极线。第十图所绘示为第三图所示之本发明ETOX记忆胞的制造流程图。第十一图-第十三图所绘示为第三图所示之本发明ETOX记忆胞的制造流程剖面图。
地址 新竹科学工业园区园区三路一二一号