| 主权项 |
1.一种半导体记忆装置,包括:复数个记忆单元;复数个字线,由列解码器的输出所控制,用来选取复数个记忆单元中的某些记忆单元;复数个位元线,将同时被每一复数个字线所选取的记忆单元读取料,传送出去;复数个第一感测线群组,经由第一切换段,分别连接到复数个位元线;复数个第二感测线群组,经由第二切换段,分别连接到复数个位元线;复数个第一感测放大器,分别连接到复数个第一感测线群组;复数个第二感测放大器,分别连接到复数个第二感测线群组;复数个第三切换段,分别连接到复数个第一感测线群组,并由行解码器的输出所控制;一第一共用资料线,连接到复数个第三切换段;一输入/输出电路,连接到第一共用资料线,从外部单元输入资料,或输出资料到外部单元;以及一控制电路,控制复数个第三切换段,将复数个第一感测放大器锁存住的资料,经由第一共用资料线,传送到输入/输出电路,其中:读取操作的进行是,启动复数个字线中的第一字线,将同时被第一字线选取的记忆单元资料,经由复数个位元线群组传送出去,将复数个第一感测放大器中复数个位元线群组的资料,经由第一切换段锁存住,将复数个第一感测放大器的资料,经由复数个第三切换段的其中之一,传送到第一共用资料线,以及将第一共用资料线的资料,输出到外部单元;以及刷新操作是与读取操作同时进行的,其步骤是,起动复数个字线中的第二字线,刷新掉同时被第二字线利用第二感测放大器,经由第二切换段所选取的记忆单元读取资料。2.如申请专利范围中第1项之半导体记忆装置,其中:当选取出第一字线时,第一切换段是导通的,而第二切换段是非导通的;选取出第一字线后,只起动复数个第一感测放大器,连接到复数个第一感测线群组,而复数个第一感测线群组是经由已导通的第一切换段,连接到复数个位元线,以便将复数个第一感测线群组与位元线群组之间的电位差放大,进而锁存住复数个第一感测放大器的资料;当资料被复数个第一感测放大器锁存住,第一字线未被选取,且资料再写入记忆单元内时,第一切换段与第二切换段变成非导通,与复数个第一感测放大器以及复数个第二感测放大器分隔开的复数个元线群组会被预充电,且该资料会从复数个第一感测放大器读取出,经由复数个第三切换段,而传到第一共用资料线,所以进行读取操作;与读取操作的同时,第二切换段会变成导通,耦合到位元线群组的预充电电路被起动,自动的对复数个位元线群组以及连接到位元线群组的复数个第二感测线群组进行预充电;以及当选取第二字线时,第一切换段是非导通,而第二切换段变成导通,使得连接到第二切换段的复数个第一感测线群组,以及位元线群组之间的电位差,被复数个第二感测放大器所放大,进而将该资料再写入到记忆单元内,之后,便不选取第二字线。3.如申请专利范围中第1项之半导体记忆装置,进一步包括会输出刷新位址的内部刷新计数器,其中:依据外部输入列位址,选取出第一字线;以及依据内部刷新计数器所输出的刷新位址,选取出第二字线。4.如申请专利范围中第3项之半导体记忆体装置,其中:比较外部输入列位址与内部刷新计数器所输出的刷新位址;如果这些位址不一致时,会依据刷新位址,选取出第二字线;以及如果这些位址一致时,会更新掉刷新位址,然后依据更新后的刷新位址,选取出第二字线。5.如申请专利范围中第1项之半导体记忆装置,其中:复数个第二感测线群组经由第四切换段,连接到第二共用资料线;以及该半导体记忆装置进一步包括一控制电路,控制第四切换段,使得锁存在复数个第二感测放大器内的资料,经由第二共用资料线,输出到外部单元。图式简单说明:第一图显示出依据本发明实例之同步DRAM组合体的方块图;第二图显示出依据本发明实例之同步DRAM典型操作的时序图;第三图显示出本发明实例中所用到的列位址选择电路之组合体的方块图;第四图显示出传统同步DRAM组合体的方块图;第五图显示出传统同步DRAM典型操作的时序图;以及第六图显示出另一传统同步DRAM组合体的方块图。 |
