| 主权项 |
1.一种焊线式半导体封装结构,其包含:(a)一基板,其具有复数个焊垫;(b)一半导体晶片,其安置于该基板上;且该半导体晶片具有复数个焊垫;以及(c)一焊线组,其连接于该些晶片焊垫与该些基板焊垫之间,用以将该半导体晶片电性连接至该基板;该焊线组包括:(c1)一第一焊线群,其配置于此焊线式半导体封装结构之一侧边上,并具有一第一焊线高度;以及(c2)一第二焊线群,其相邻于该第一焊线群,并位于此该焊线式半导体封装结构之一角落上;该第二焊线群包括复数条焊线,其中紧相邻于该第一焊线群之焊线系打线至第一焊线高度,而其余之焊线则系打线至第二焊线高度;且第二焊线高度小于第一焊线高度。2.一种焊线式半导体封装结构,其包含:(a)一基板,其具有复数个焊垫,其中包括至少一个双线焊垫;(b)一半导体晶片,其安置于该基板上;且该半导体晶片具有复数个焊垫;以及(c)一焊线组,其连接于该些晶片焊垫与该些基板焊垫之间,用以将该半导体晶片电性连接至该基板;该焊线组包括:(c1)一第一焊线群,其配置于此焊线式半导体封装结构之一侧边上,并具有一第一焊线高度;以及(c2)一第二焊线群,其紧相邻至该第一焊线群,且位于此焊线式半导体封装结构之一角落上;该第二焊线群系打线至一第二焊线高度,第二焊线高度小于第一焊线高度;且该第二焊线群包括至少一对焊线紧相邻于该第一焊线群,且此对焊线系以一交叉配置方式共同焊结至该双线焊垫。3.如申请专利范围第2项所述之焊线式半导体封装结构,其中该第二焊线群中以交叉配置方式共同焊结至该双线焊垫之二条焊线系为接地线。4.一种焊线式半导体封装结构,其包含:(a)一基板,其具有复数个焊垫,其中包括至少一个双线焊垫;(b)一半导体晶片,其安置于该基板上;且该半导体晶片具有复数个焊垫;以及(c)一焊线组,其连接于该些晶片焊垫与该些基板焊垫之间,用以将该半导体晶片电性连接至该基板;该焊线组包括:(c1)一第一焊线群,其配置于此焊线式半导体封装结构之一第一侧边上,并具有一第一焊线高度;(c2)一第二焊线群,其相邻于该第一焊线群,并位于此该焊线式半导体封装结构之一第一角落上;该第二焊线群包括复数条焊线,其中紧相邻于该第一焊线群之焊线系打线至第一焊线高度,而其余之焊线则系打线至第二焊线高度;且第二焊线高度小于第一焊线高度;(c3)一第三焊线群,其配置于此焊线式半导体封装结构之一第二侧边上,并系打线至第一焊线高度;以及(c4)一第四焊线群,其紧相邻至该第三焊线群,且位于此焊线式半导体封装结构之一第二角落上;该第四焊线群系打线至第二焊线高度,且包括至少一对焊线紧相邻于该第三焊线群,且此对焊线系以一交叉配置方式共同焊结至该双线焊垫。5.如申请专利范围第4项所述之焊线式半导体封装结构,其中该第二焊线群中以交叉配置方式共同焊结至该双线焊垫之二条焊线系为接地线。图式简单说明:第一图为一上视示意图,其中显示一习知之焊线式半导体封装结构之封装胶体制程;第二图为一上视结构示意图,其显示第一图所示之焊线式半导体封装结构中,易于发生冲刷性焊线偏位现象之一个角落中的焊线配置方式;第三图A至第三图B为剖面结构示意图,其中显示第二图所示之半导体封装结构中之不同的焊线高度;第四图为一上视结构示意图,其中显示本发明第一实施例的焊线式半导体封装结构;第五图A至第五图C为剖面结构示意图,其显示第四图所示之焊线式半导体封装结构中之不同的焊线高度;第六图为一上视结构示意图,其中显示本发明第二实施例的焊线式半导体封装结构;第七图A至第七图B为剖面结构示意图,其显示第六图所示之焊线式半导体封装结构中之不同的焊线高度。 |
