| 主权项 |
1.一种同步电路,包含:一输入频率之一同步输入信号之一源;一振荡器,以提供一输出频率之一输出信号,此频率系一高整数倍之该输入频率;一装置响应该输入信号,及该输出信号之反馈信号,以产生一控制信号,表示该输入与输出信号间之相位或频率中之差,该振荡器回应该控制信号,以同步跟该振荡器输出信号至该输入信号,该控制信号表示一周期变化,此变化导致该振荡器输出信号根据该周期变化自其同步信号跟状态偏移;及耦合该振荡器之装置,相对于该控制信号之该周期变化之一对应相位,偏转该输出信号之一相位,以抵消该偏移。2.根据申请专利范围第1项之电路,其中该相位偏转装置包含一分频率,耦合该输出信号所产生之一电路中之一时间移位电路,该反馈信号出现于该时间移位电路之一输出。3.根据申请专利范围第1项之电路,其中该振荡器输出信号之该偏移根据该控制信号之该周期变化产生该输出信号之该周期之一变化。4.根据申请专利范围第3项之电路,其中该输出信号之该平均周期仍未受到该控制信号之该周期变化影响,并且跟该同步输入信号之该平均周期。5.根据申请专利范围第1项之电路,另包含一扫描电路,此电路由高于该输入信号,但与其同步之一频率之该输出信号所驱动。6.根据申请专利范围第1项之电路,其中该相位偏转装置包含一分频器,耦合该反馈信号之一电路中之一时间移位电路。7.根据申请专利范围第6项之电路,其中该输出信号系在该时间移位电路之一输出得到。8.根据申请专利范围第1项之电路,其中该控制信号之该周期变化该输入频率产生。9.根据申请专利范围第1项之电路,其中该振荡器产生高于该输出频率之振荡频率之一振荡信号,且为该输入频率之一整数倍,且包含回应该振荡信号之一除法器,以产生该输出信号。10.根据申请专利范围第9项之电路,其中该相位偏转装置包含装置,相对于该同步输入信号之一相位,偏转该除法器之一除法周期之一相位。11.根据申请专利范围第10项之电路,包含移位该输出信号之一相位之装置,以补偿该相位偏转装置所产生之一相位偏转。12.根据申请专利范围第11项之电路,另包含一扫描电路,此电路由高于该输入信号但与其同步之一频率之该移相输出信号所驱动。13.根据申请专利范围第1项之电路,另包含一视频显示之一扫描电路,回应该振荡器输出信号,且具有由该输出信号之该周期所建立之一扫描间隔,并且易变化。14.一种同步电路,包含:一输入频率之一同步输入信号之一源;一振荡器,以提供一输出频率之一输出信号,此频率系一高整倍之该输入频率;装置响应该输入信号及代表该输出信号之一反馈信号,以产生一控制信号,此控制信号系代表在该输入与输出信号间之相位或频率之一不同,该振荡器系回应该控制信号,以同步跟该振荡器输出信号至该输入信号,该控制信号表示一周期变化,导致该振荡器输出信号根据该周期变化自其同步追踪状态之一偏移;及装置以耦合该控制信号产生装置,以相对于该输出信号之一相对应相位偏转该反馈信号之一相位,以抵消该偏移。15.根据申请专利范围第14项之电路,其中该振荡器输出信号之该偏移包含约一平均周期之该输出信号之该周期之一变化。16.一种同步电路,回应一同步频率之一同步信号,包含:一可控振荡器,以产生一第一倍之该同步频率之一振荡信号;至少一除法器,在一除法周期中,脉冲分频振荡信号,以提供一第二倍之该同步频率之一输出信号;一相位比较器,可用以比较一振荡器输出与该同步信号,以产生耦合该振荡器之一调谐信号,使该输出信号与该同步信号同步;及装置,以相对于该同步信号之一相位,偏转该除法周期之一相位。17.根据申请专利范围第16项之电路,其中该调谐信号有该同步频率之一周期部份,且该相位偏转装置提供一相位偏转,减少该输出信号中之该相同频率之一周期部份。18.根据申请专利范围第17项之电路,其中该相位偏转装置提供一相位偏转,因此该输出信号具有大致相等持续时间之逐步周期。19.根据申请专利范围第16项之电路,另包含装置,以移位该输出信号之一相位,以得到该同步信号之一预定相位校正。20.根据申请专利范围第19项之电路,其中该相位移位装置包含一冲息。21.根据申请专利范围第16项之电路,其中该除法器包含一数位计数器,且该相位偏转装置包含装置,以至少预设该计数器之一预定起动计数,并在该计数器之一预定计数触发一输出。22.根据申请专利范围第21项之电路,另包含装置,以选定该预定计数,因此可相对于该同步信号之该相位选定该除法周期之该相位,以在该触发信号之逐步周期,设定该调谐信号之该平均値大致相等。23.根据申请专利范围第16项之电路,其中该除法器包含一第一数位计数器,用以计数第一倍之该同步频率至该第二倍之该同步频率,及包含一第二计数器,用以计数该同步频率。24.根据申请专利范围第23项之电路,其中该相位偏转装置包含装置,将该第一数位计数器加载于一预设计数。25.根据申请专利范围第24项之电路,其中该第一数位计数器有一加载信号,因此在该同步信号之每一周期中,该第一数位计数器系加载于预设计数。26.根据申请专利范围第25项之电路,另包含一控制器,耦合该第一数位计数器,以提供该预设计数。27.根据申请专利范围第26项之电路,另包含一延迟装置,耦合该输出信号,可以该控制器设定该延迟装置为一预定延迟。28.根据申请专利范围第25项之电路,另包含一延迟信号,耦合该输出信号,提供相对于该输出信号之一可设定延迟之一驱动信号,且其中该第一数位计数器之该预设计数与该可设定延迟系同位的,以相对于该同步输入信号,校正该驱信号之一相位。29.根据申请专利范围第16项之电路,另包含一扫描电路,回应该输出信号,以在该第二倍之该同步频率扫描。30.根据申请专利范围第29项之电路,其中该同步频率代表一水平视频扫描频率,且其中该输出信号有两倍该同步频率之一频率,以逐行扫描。31.根据申请专利范围第29项之电路,另包含一锁相回路,耦接于该扫描电路,该锁相回路系回应该相位偏置装置之一输出。32.根据申请专利范围第19项之电路,其中该相移装置及该相位偏转装置系同位的,以维持与该同步输入信号排成一列之该预定相位。33.根据申请专利范围第32项之电路,其中该相位偏置装置包含一数字计数器,且该相移装置包含具有一可选择脉冲宽度之一冲息,一控制器,用以选择该预定计数及该脉冲宽度之一范围。34.一同步电路,包含:一同步输入信号之一源:时钟信号之一源;装置,使该时钟信号与该输入信号同步,该时钟信号代表在该同步输入信号之每一周期内,频率之一同期变化;一除法器,耦接时钟之该源,用以除该对时钟信号之该频率,以得到较该输入信号之频率为高之一输出信号;及装置,相对于该同步输入信号之一相位,偏置该除法器之一除法周期之一相位,以抵消该频率之周期变化。35.根据申请专利范围第34项之电路,包含装置,用以位移该输出信号之一相位,以补偿由该相位偏置装置所产生之一相位偏置。36.根据申请专利范围第35项之电路,另包含一扫描电路,由该相移输出信号,以高于该输入信号,但与其同步之一频率传动。图式简单说明:第一图显示应用于电视接收机之本发明同步电路之元件之方块图。第二图(a)及第二图(b)系比较逐行扫描显示电视接收机之视频同步与水平扫描触发信号之定时图。第三图(a)至第三图(h)系比较由第一图电路所产生水平同位信号,调谐电压,振荡输出及触发信号之定时图。第四图系光域分裂作用之显示图。第五图(a)及第五图(b)分别说明第三图(d)及根据本发明特点之信号频谱。第六图之详细电路图显示偏移视频同步信号有关之2fH触发信号之相位的典型电路。第七图系显示根据第六图之电路输出之逻辑表。第八图之方块图说明重新定位2fH触发信号之相位之延迟校正电路。第九图之方块图说明同步电路之第一发明构形,在回馈路径中有第一延迟,在输出上有第二延迟。第十图之方块图显示第二发明构形,在分频器之回馈路径中有一延迟。第十一图之方块图显示第三发明构形,包含一低通滤波器及一延迟之组合。第十二图(a)至第十二图(h)为比较第九图及第十图之电路所产生之水平同步信号,调谐电压,振荡输出及触发信号之定时图。 |
