| 主权项 |
1.一种降低电磁波干扰之电容装置,用以供电路板上之一积体电路产生的杂讯能沿最短路径回到该积体电路的接地端上,该装置包含至少两个以上不同电容値电容;其中以一电容平放于另一电容之上方式堆叠并联而成。2.如申请专利范围第1项之装置,此杂讯为电磁波干扰(Electro-Magnetic Interference)。3.如申请专利范围第1项之装置,此数个电容可包含;一第一电容,电容値可为1uF;一第二电容,电容値可为0.1uF;一第三电容,电容値可为1000pF。4.如申请专利范围第1项之装置,是以较大电容値电容置放在一较小电容値电容上之方式并联而成。5.如申请专利范围第1项之装置,其中具最小电容値者经连接端VIA与电源及与接地端连接,其它具较大电容値电容藉焊锡方式与最小电容値电容连结。6.一种降低电磁波干扰之电容装置,使电路板上一积体电路内部产生的电磁波干扰(Electro-Magnetic Interference)能沿最短路径回到该积体电路的接地端上,此装置是由数个电容并联而成;其中较大电容値电容置放在较小电容値电容之上;其中具最小电容値电容与该积体电路的电源端及与接地端直接连接。7.如申请专利范围第1项之装置,其中较大电容値电容与具最小电容値电容藉焊锡并联。8.如申请专利范围第6项之装置,其中具最小电容値电容经连接端VIA与该积体电路的电源端及与接地端直接连接。9.如申请专利范围第6项之装置,此数个电容可包含;一第一电容,电容値可为1uF;一第二电容,电容値可为0.1uF;一第三电容,电容値可为1000pF。图式简单说明:第一图:系一典型降低电磁波干扰之电容装置的结构详细示意图。第二图:系本创作之降低电磁波干扰之电容装置的结构示意图。 |
