| 主权项 |
1.一种快闪记忆体的制造方法,可应用于一基底上,该基底上至少形成有一条主动区,该主动区两侧之该基底中形成二元件隔离结构,包括:形成一氧化层于该基底上;形成一条开口于该氧化层中以暴露出部分之该主动区,该开口和该主动区互相垂直,暴露出之该主动区为一预定源极区;于该开口中填满多晶矽层,以形成一多晶矽柱;植入一离子于该多晶矽柱中与该预定源极区中;进行一回火步骤,以使植入该预定源极区中之该离子扩散,以形成一源极于该主动区中;去除该氧化层;形成一第一介电层覆盖该多晶矽柱和该基底;在该基底上沈积一第一掺杂多晶矽层;将该第一掺杂多晶矽层图案化以形成和该多晶矽柱平行之二条浮置闸,该二浮置闸分别覆盖该多晶矽柱之两侧壁与部分之上表面;去除暴露出之该第一介电层;形成共形之一第二介电层覆盖该二浮置闸与该基底;在该基底上形成图案化之一第二掺杂多晶矽层,以形成和该多晶矽柱平行之二控制闸,该二控制闸分别覆盖该二浮置闸之侧壁与部分之上表面;以及在该二控制闸外侧之该主动区中植入离子,以分别形成二汲极。2.如申请专利范围第1项所述之快闪记忆体的制造方法,其中在形成该开口之后,且在以形成该多晶矽层柱之前,先在该开口侧壁上形成氧化间隙壁。3.如申请专利范围第2项所述之快闪记忆体的制造方法,其中在形成该多晶矽柱之后,且在沈积该第一掺杂多晶矽层之前,更包括下列步骤:在该基底上涂布一层聚合物薄层,并对其进行烘烤,以将其固化;以及回蚀刻该聚合物薄层,直到该多晶矽柱顶端两侧边缘暴露出来为止。4.如申请专利范围第3项所述之快闪记忆体的制造方法,其中图案化该第一掺杂多晶矽层以形成该二浮置闸的步骤,包括:在该基底上涂盖一层光阻层覆盖该第一掺杂多晶矽层,此时该光阻层在接近该多晶矽柱顶部中央处的部份厚度薄于该光阻层的其他部份;全面性蚀刻该光阻层,直到在该光阻层中形成一缺口而暴露出该第一掺杂多晶矽层为止;以及以具有该缺口之该光阻层为罩幕,蚀刻该第一掺杂多晶矽层,以切开该第一掺杂多晶矽层。5.一种堆叠式源极结构的制造方法,其所制造出来的堆叠式源极结构可作为快闪记忆体之源极结构,该堆叠式源极结构的制造方法包括:提供一基底,在该基底上形成一掺杂多晶矽柱;以及在该掺杂多晶矽柱下的该基底中形成源极区。6.如申请专利范围第5项所述之堆叠式源极结构的制造方法,其中该掺杂多晶矽柱的形成方法包括:在该基底上形成一层氧化层,其中该氧化层中形成有一开口暴露出该基底;在该开口中形成多晶矽层填满该开口;将离子植入到该多晶矽层中。图式简单说明:第一图绘示绘示习知分离闸快闪记忆体的结构剖面图;第二图A至第二图F绘示根据本发明一较佳实施例之一种快闪记忆体的制造流程剖面图;第三图为第二图F之布局俯视示意图;第四图为第二图A所述步骤经润饰后之剖面示意图;第五图A-第五图B系绘示第二图C之润饰步骤的流程剖面示意图;第六图A-第六图C绘示第二图D-第二图E之润饰步骤的流程剖面示意图。 |
