于金氧半导体中形成闸极联系区域的方法

摘要

一种于金氧半导体（MOS）中形成层级式通道（Graded Channe1）区域的方法，发明中包含了下列步骤。首先，提供一半导体底材与一氧化层于半导体底材之上。再形成一多晶矽层于氧化层之上。接着，定义与蚀刻多晶矽层以形成一闸极。离子植入氧化层之上表面以形成源／汲极区域且邻接于氧化层的下方。跟着，退火源／汲极区域。于是形成一间隙壁且邻接闸极的侧壁。继而，形成与覆盖一自行对准矽化物（Sa1icide）层于闸极的表面与半导体底材上。再定义一层级式通道区域（Graded Channe1）于半导体底材的表面上，此处是使用一具有光阻图案的光罩约遮盖部份的闸极与间隙壁以裸露出部份侧壁。跟着，除去未盖住光罩其余部份间隙壁。最后，离子植入以形成层级式通道区域于半导体底材内,此系以自行对准矽化物(Salicide)作为植入光罩。

主权项

1.一种于金氧半导体(MOS)中形成层级式通道区域的方法,至少包含:提供一半导体底材与一氧化层于该半导体底材之上;形成一多晶矽层于该氧化层之上;定义与蚀刻该多晶矽层以形成一闸极;离子植入该氧化层之上表面以形成源/汲极区域且邻接于该氧化层的下方;退火该源/汲极区域;形成一间隙壁且邻接该闸极的侧壁;形成与覆盖一自行对准矽化物层于该闸极的表面与该半导体底材上;定义一层级式通道区域于该半导体底材的表面上,系使用一具有光阻图案的光罩约遮盖部份的该闸极与该间隙璧以裸露出部份该侧壁;除去未盖住光罩的其余部份之该间隙壁;以及离子植入以形成该层级式通道区域于半导体底材内,系以该自行对准矽化物作为植入光罩。2.如申请专利范围第1项之方法,其中上述多晶矽之定义系以光阻显影法达成。3.如申请专利范围第1项之方法,其中上述形成自行对准矽化物之步骤至少包含快加热制程。4.如申请专利范围第3项之方法,其中上述快速加热制程之温度约在700℃至1000℃之间。5.如申请专利范围第3项之方法,其中上述快速加热制程之时间约15秒。6.如申请专利范围第1项之方法,其中上述覆盖所定义的层级式通道距离约0.16um。7.如申请专利范围第1项之方法,其中上述除去未盖住光罩的另一半该间隙壁之步骤至少包含磷酸(H3PO4)液蚀刻(Dipping)。8.一种于金氧半导体(MOS)中形成层级式通道区域的方法,至少包含:提供一半导体底材与一氧化层于该半导体底材之上;形成一多晶矽层于该氧化层之上;定义与蚀刻该多晶矽层以形成一闸极;离子植入该氧化层之上表面以形成源/汲极区域且邻接于该氧化层的下方;退火该源/汲极区域;形成一间隙壁且邻接该闸极的侧壁;形成与覆盖一自行对准矽化物层于该闸极的表面与该半导体底材上;定义一层级式通道区域于该半导体底材的表面上,系使用一具有光阻图案的光罩约遮盖部份的该闸极与该间隙璧以裸露出部份该侧壁;除去未盖住光罩的其余部份之该间隙壁;以及离子植入以形成该层级式通道区域于半导体底材内,系以该自行对准矽化物作为植入光罩。9.如申请专利范围第8项之方法,其中上述多晶矽之定义系光阻显影法达成。10.如申请专利范围第8项之方法,其中上述形成自行对准矽化物之步骤至少包含快速加热制程。11.如申请专利范围第10项之方法,其中上述快速加热制程之温度约在700℃至1000℃之间。12.如申请专利范围第10项之方法,其中上述快速加热制程之时间约15秒。13.如申请专利范围第8项之方法,其中上述覆盖所定义的层级式通道距离约0.16um。14.如申请专利范围第8项之方法,其中上述除去未盖住光罩的另一半该间隙壁之步骤至少包含磷酸(H3PO4)液蚀刻(Dipping)。图式简单说明:第一图A至第一图E为传统制程之剖面图;以及第二图A至第二图G为本发明制程之剖面图。