平坦型遮罩ROM之记忆单元电路结构及其制法

摘要

本发明提供一种半导体装置,备有可使记忆单元部及选择器部的电晶体特性均一化的半导体记忆体。于依本发明之半导体装置中,在记忆单元阵列之记忆单元部ll及13，以同一线宽、等间隔配置有N+扩散层14及闸电极线15;于选择器部12，虽非以等间隔之关系配置N+扩散层14及闸电极线15,但是于选择器部12,在N+扩散层14之终端处附加配置有各自对应的虚设N+扩散层16a。且在对应于记忆单元部ll及13之N+扩散层14,作为空领域而存在的领域中,附加配置有虚设N+扩散层16b。藉此方式，N+扩散层之抗蚀剂图型依照设计图型之样子形成，记忆单元-电晶体或选择器-电晶体的特性乃得以均一化。

主权项

1.一种平坦型记忆体之阵列图型结构,具有记忆单元阵列之占有领域,其内连置有复数个单位记忆单元阵列,各单位记忆单元阵列包含有利用离子注入方式形成之任意数之遮罩图型作为一个构成要素;于此记忆单元阵列之占有领域内,在存在于该单位记忆单元阵列间的至少是不具记忆体功能的特定领域中,备有配置该遮罩图型之虚设图型而形成之前述记忆单元阵列,以作为半导体记忆体。2.如申请专利范围第1项之平坦型记忆体之阵列图型结构,其中,该遮罩图型被形成为N+扩散层,而该虚设图型被形成为该N+扩散层之虚设N+扩散层。3.如申请专利范围第1项之平坦型记忆体之阵列图型结构,其中,该特定领域系被形成作为存在于该单位记忆单元阵列间的选择器功能领域。4.如申请专利范围第1项之平坦型记忆体之阵列图型结构,其中,于该单位记忆单元阵列及该特定领域分别配置有直交于该遮罩图型的闸电极线,于该罩位记忆单元阵列之领域内,分别以同一宽度且等间隔配置有该遮罩图型。5.如申请专利范围第4项之平坦型记忆体之阵列图型结构,其中,于该单位记忆单元阵列之领域内,分别以同一宽度且等间隔配置有该闸电极线。图式简单说明:第一图为依本发明之实施形态的记忆单元阵列之一实施例的包含记忆单元部及选择器部之配置的图式。第二图为前述实施例的部分放大图。第三图为习知例之记忆单元阵列的包含记忆单元部及选择器部之配置的图式。第四图为前述习知例之部分放大图。