| 主权项 |
1.一种形成电气抹除式可编程唯读记忆体之单一 复晶矽闸极之绝缘间隔物的方法,适用于一半导体 基板,且于该半导体基板中系形成一控制闸区、以 及一位于该控制闸区表面之隧穿氧化层,包括下列 步骤: 形成一闸氧化层于该半导体基板之表面; 形成一复晶矽闸极于该闸氧化层之表面,且部分之 该复晶矽闸极系与该隧穿氧化层相接; 形成一氧化层于该复晶矽闸极之表面; 形成一对互为相隔的离子淡掺杂区于靠近该复晶 矽闸极两侧之该半导体基板中; 形成一缓冲层于该氧化层之表面; 形成一氮化层于该缓冲层之表面;以及 蚀刻该氮化层与缓冲层以于该复晶矽闸极周围形 成一绝缘间隔物。2.如申请专利范围第1项所述之 方法,其中,该缓冲层系为在400~850℃的高温下所沈 积的高温氧化物层,且其厚度大体在100~1000之间 。3.如申请专利范围第1项所述之方法,其中,该氮 化层系为以氨气为反应气体,进行电浆加强式化学 气相沈积法所沈积的氮化矽,且其厚度大体在500~ 2000之间。4.如申请专利范围第1项所述之方法, 其中,该氧化层系为以热氧化法,使该复晶矽闸极 表面起氧化作用而于该复晶矽闸极表面形成一层 厚度在10~200间之氧化矽层。5.如申请专利范围 第1项所述之方法,其中,系以含氟气体之电浆,对该 氮化层与缓冲层进行乾式蚀刻而形成该绝缘间隔 物。6.如申请专利范围第1项所述之方法,其中,该 半导体基板系为矽基板。7.一种形成电气抹除式 可编程唯读记忆体之单一复晶矽闸极之绝缘间隔 物的方法,适用于一矽基板,且于该半导体基板中 系形成一控制闸区、以及一位于该控制闸区表面 之隧穿氧化层,包括下列步骤: 形成一闸氧化层于该矽基板之表面; 形成一复晶矽闸极于该闸氧化层之表面,且部分之 该复晶矽闸极系与该隧穿氧化层相接; 形成一氧化矽层于该复晶矽闸极之表面; 形成一对互为相隔的离子之淡掺杂区域于靠近该 复晶矽闸极两侧之该矽基板中; 形成一高温氧化物层于该氧化层之表面; 形成一氮化矽层于该高温氧化物层之表面; 蚀刻该氮化层与缓冲层以于该复晶矽闸极周围形 成一绝缘间隔物;以及 形成一对互为相隔的离子之浓掺杂区域于靠近该 复晶矽闸极两侧之该矽基板中。8.如申请专利范 围第7项所述之方法,其中,该高温氧化物层系为在 400~850℃的高温下进行沈积而成,且其厚度大体在 100~1000之间。9.如申请专利范围第8项所述之方 法,其中,该氮化矽层系为以氨气为反应气体,进行 电浆加强式化学气相沈积法所沈积而成,且其厚度 大体在500~2000之间。10.如申请专利范围第9项所 述之方法,其中,该氧化矽层系为以热氧化法,使该 复晶矽闸极表面起氧化作用而于该复晶矽闸极表 面所形成,且其厚度大体在10~200之间。11.如申请 专利范围第10项所述之方法,其中,系以含氟气体之 电浆,对该氮化矽层与高温氧化物层进行乾式蚀刻 而形成该绝缘间隔物。图式简单说明: 第一图A~第一图C系显示习知之具有单一复晶矽闸 极之EEPROM的构造图; 第二图系显示习知之具有间隔物之单一复晶矽闸 极其截面构造图; 第三图A与第三图B系显示一般之具有单一复晶矽 闸极之EEPROM的构造图;以及 第四图A~第四图F系显示依据本发明之制造单一复 晶矽闸极之间隔物的制造流程剖面图。 |
