发明名称 消除埋入式接触之沟渠缺陷的方法
摘要 本发明之方法可包含以下步骤:形成一闸极绝缘层于基材上;并形成一第一矽层于闸极绝缘层上;再定义一埋入式接触开口于第一矽层及闸极绝缘层内;接着掺杂基材以形成一埋入式接触区;之后形成一第二矽层及一罩幕层于基材及第一矽层之上;再去除部分之罩幕层及第二矽层,以定义一保护区域开口,并同时定义第二矽层成为一闸极之上方电极及一内连线。之后形成一保护层;接着去除部分之第一矽层以定义一闸极之下方电极;然后去除罩幕层;再掺杂基材,以形成一第二掺杂区;并形成侧壁结构于闸极之上方电极及闸极之下方电极的侧壁上;之后掺杂基材,以形成一第三掺杂区;最后进行一热制程,以完成埋入式接触的结构。
申请公布号 TW436979 申请公布日期 2001.05.28
申请号 TW087108788 申请日期 1998.06.04
申请人 台湾积体电路制造股份有限公司 发明人 吴协霖
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种形成埋入式接触于一半导体基材之方法,该方法至少包含以下步骤:形成一闸极绝缘层于该基材上;形成一第一矽层于该闸极绝缘层上;定义一埋入式接触开口于该第一矽层及该闸极绝缘层内,并延伸至该基材上;掺杂该基材位于该埋入式接触开口下方之区域,以形成一埋入式接触区;形成一第二矽层于该基材及该第一矽层之上;形成一罩幕层于该第二矽层之上;去除部分之该罩幕层及该第二矽层,以定义一保护区域开口于该罩幕层及该第二矽层内,该保护区域开口延伸至部分之该埋入式接触区上,同时定义该第二矽层成为一闸极之上方电极及一内连线;形成一保护层于该保护区域开口下方之埋入式接触区上;去除部分之该第一矽层以定义一闸极之下方电极;去除该罩幕层;掺杂该基材,以形成一第二掺杂区于未被该闸极之上方电极、该内连线、及该保护层覆盖之基材内;形成侧壁结构于该闸极之上方电极及该闸极之下方电极的侧壁上;掺杂该基材,以形成一第三掺杂区于未被该侧壁结构覆盖之第二掺杂区内;及进行一热制程。2.如申请专利范围第1项之方法,更包含于上述之热制程之后进行以下步骤:形成一介电层于该基材上;及进行一金属化制程以形成连线层结构。3.如申请专利范围第1项之方法,其中上述之闸极绝缘层至少包含一氧化层,该氧化层系由该基材加热成长而成。4.如申请专利范围第1项之方法,其中上述之第一矽层至少包含一未掺杂之多晶矽层,该多晶矽层系以化学气相沈积法形成。5.如申请专利范围第1项之方法,其中上述之埋入式接触区系以植入含磷或含砷离子的方式形成,植入之能量约为10 KeV至100KeV之间,剂量约为5E14 atoms/cm2至5E16 atoms/cm2之间。6.如申请专利范围第1项之方法,其中上述之第二矽层至少包含一未掺杂之多晶矽层,该多晶矽层系以化学气相沈积法形成。7.如申请专利范围第1项之方法,其中上述之罩幕层至少包含一化学气相沈积形成之氮化层。8.如申请专利范围第1项之方法,其中上述之保护层至少包含一氧化层,该氧化层系由该基材氧化而形成。9.如申请专利范围第1项之方法,其中上述之第二掺杂区系以植入含磷或含砷离子的方式形成,植入之能量约为10 KeV至80 KeV之间,剂量约为5E12 atoms/cm2至5E14 atoms/cm2之间。10.如申请专利范围第1项之方法,其中上述之侧壁结构至少包含氧化层间隙壁,该氧化层间隙壁系由沈积并回蚀一氧化层所形成。11.如申请专利范围第1项之方法,其中上述之第三掺杂区系以植入含磷或含砷离子的方式形成,植入之能量约为10 KeV至100 KeV之间,剂量约为5E14 atoms/cm2至5E16 atoms/cm2之间。12.如申请专利范围第1项之方法,其中上述之热制程至少包含一快速热处理制程,以扩散该埋入式接触区、该第二掺杂区、及该第三掺杂区内之离子。13.一种形成埋入式接触于一半导体基材之方法,该方法至少包含以下步骤:形成一闸极绝缘层于该基材上;形成一第一矽层于该闸极绝缘层上,该第一矽层至少包含一未掺杂之第一多晶矽层,该第一多晶矽层系以化学气相沈积法形成;定义一埋入式接触开口于该第一矽层及该闸极绝缘层内,并延伸至该基材上;掺杂含磷或含砷离子至该基材位于该埋入式接触开口下方之区域,以形成一埋入式接触区;形成一第二矽层于该基材及该第一矽层之上,该第二矽层至少包含一未掺杂之第二多晶矽层,该第二多晶矽层系以化学气相沈积法形成;形成一罩幕层于该第二矽层之上;去除部分之该罩幕层及该第二矽层,以定义一保护区域开口于该罩幕层及该第二矽层内,该保护区域开口延伸至部分之该埋入式接触区上,同时定义该第二矽层成为一闸极之上方电极及一内连线;形成一保护层于该保护区域开口下方之埋入式接触区上,该保护层至少包含一保护氧化层,该保护氧化层系由该基材氧化而形成;去除部分之该第一矽层以定义一闸极之下方电极;去除该罩幕层;掺杂含磷或含砷离子至该基材,以形成一第二掺杂区于未被该闸极之上方电极、该内连线、及该保护层覆盖之基材内;形成侧壁结构于该闸极之上方电极及该闸极之下方电极的侧壁上;掺杂含磷或含砷离子至该基材,以形成一第三掺杂区于未被该侧壁结构覆盖之第二掺杂区内;进行一热制程;形成一介电层于该基材上;及进行一金属化制程以形成连线层结构。14.如申请专利范围第13项之方法,其中上述之闸极绝缘层至少包含一氧化层,该氧化层系由该基材加热成长而成。15.如申请专利范围第13项之方法,其中上述之埋入式接触区系以离子植入的方式形成,植入之能量约为10 KeV至100 KeV之间,剂量约为5E14 atoms/cm2至5E16 atoms/cm2之间。16.如申请专利范围第13项之方法,其中上述之罩幕层至少包含一化学气相沈积形成之氮化层。17.如申请专利范围第13项之方法,其中上述之第二掺杂区系以离子植入的方式形成,植入之能量约为10KeV至80 KeV之间,剂量约为5E12 atoms/cm2至5E14 atoms/cm2之间。18.如申请专利范围第13项之方法,其中上述之侧壁结构至少包含氧化层间隙壁,该氧化层间隙壁系由沈积并回蚀一氧化层所形成。19.如申请专利范围第13项之方法,其中上述之第三掺杂区系以离子植入的方式形成,植入之能量约为10KeV至100KeV之间,剂量约为5E14 atoms/cm2至5E16 atoms/cm2之间。20.如申请专利范围第13项之方法,其中上述之热制程至少包含一快速热处理制程,以扩散该埋入式接触区、该第二掺杂区、及该第三掺杂区内之离子。21.一种半导体基材上之埋入式接触结构,该埋入式接触结构位于一基材上,至少包含:一闸极绝缘层于该基材之部分区域上;一闸极电极于该闸极绝缘层上;一闸极侧壁结构于该闸极电极之侧壁上;一轻掺杂接面区于该闸极侧壁结构下方之基材内;一掺杂之接面区于该基材内、该轻掺杂接面区之外侧;一掺杂之埋入式接触区于该基材内、该掺杂之接面区之外侧;一保护层于该埋入式接触区之第一区域,该第一区域邻近该掺杂之接面区;及一内连线于该埋入式接触区之第二区域之上,该第二区域邻近该第一区域。22.如申请专利范围第21项之埋入式接触结构,其中上述之保护层至少包含氧化层。23.如申请专利范围第21项之埋入式接触结构,更包含:一介电层于该基材、该内连线、该闸极侧壁结构、及该闸极电极之上;及连线结构于该介电层内,并分别与该内连线及该闸极电极形成电性相接。24.如申请专利范围第21项之埋入式接触结构,其中上述之闸极绝缘层至少包含一闸极氧化层。25.如申请专利范围第21项之埋入式接触结构,其中上述之闸极电极包含一下方电极以及一上方电极于其上。26.如申请专利范围第25项之埋入式接触结构,其中上述之下方电极至少包含一矽层。27.如申请专利范围第25项之埋入式接触结构,其中上述之上方电极至少包含一矽层。28.如申请专利范围第21项之埋入式接触结构,其中上述之闸极侧壁结构至少包含氧化层间隙壁。29.如申请专利范围第21项之埋入式接触结构,其中上述之轻掺杂接面区包含含磷或含砷之离子,浓度约为5E12 atoms/cm2至5E14 atoms/cm2之间。30.如申请专利范围第21项之埋入式接触结构,其中上述之掺杂之接面区包含含磷或含砷之离子,浓度约为5E14 atoms/cm2至5E16 atoms/cm2之间。31.如申请专利范围第21项之埋入式接触结构,其中上述之埋入式接触区包含含磷或含砷之离子,浓度约为5E14 atoms/cm2至5E16 atoms/cm2之间。32.如申请专利范围第21项之埋入式接触结构,其中上述之内连线至少包含一矽层。图式简单说明:第一图显示本发明中形成一闸极绝缘层及第一矽层于基材上之截面示意图。第二图显示本发明中定义一埋入式接触开口及形成一埋入式接触区之截面示意图。第三图显示本发明中形成一第二矽层及一罩幕层之截面示意图。第四图显示本发明中定义一保护区域开口、一闸极之上方电极、及一内连线之截面示意图。第五图显示本发明中形成一保护层于保护区域开口下方之埋入式接触区上之截面示意图。第六图显示本发明中去除部分之第一矽层以定义一闸极之下方电极之截面示意图。第七图显示本发明中去除罩幕层及形成一第二掺杂区的截面示意图。第八图显示本发明中形成侧壁结构于闸极之上方电极及闸极之下方电极的侧壁上之截面示意图。第九图显示本发明中形成一第三掺杂区于未被侧壁结构覆盖之第二掺杂区内之截面示意图。第十图显示本发明中进行一热制程,以完成埋入式接触的结构之截面示意图。第十一图显示本发明中进行一金属化制程以形成连线结构后之截面示意图。
地址 新竹市科学工业园区园区三路一百二十一号