制作DRAM元件的方法

摘要

在一种制作动态随机存取记忆体(DRAM)的方法，其中由于电容器及位元线可在矽层相反两侧形成因而可避免电容器及位元线之间的寄生电容的增加;在动态随机存取记忆体(DRAM)中，每层都有绕线存在并彼此连接，因而在矽基板较上端及较下端形成的导电层图案可彼此连接;根据本发明形成之动态随机存取记忆体(DRAM)包含步骤如下:提供一绝缘层上有矽基板(SOI)，含有第一矽层、一掩埋氧化膜及第二矽层的堆叠结构;在第二矽层上形成隔离膜;分别在第二矽层及隔离膜上形成第一沟槽及第二沟槽;在第一沟槽及第二沟槽两侧形成闸极电极;藉由注入杂质至矽层在第一沟槽两侧之上表面形成第一杂质区域及第二杂质区域，在第一沟槽下形成第三杂质区域以及在第二沟槽下形成第四杂质区域;在整个基板上形成第一中间绝缘层;在第一中间绝缘层上形成第一、第二及第三接触孔分别使第一、第二及第四杂质区域裸露;形成经由第一及第二接触孔，与第一及第二杂质区域接触之电容器，以及形成经由第三接触孔，与第四杂质区域接触之第一线;形成第二中间绝缘层来覆盖电容器及第一中间绝缘层上之第一线;在第二中间绝缘层上形成使第一线裸露的第四接触孔;在第二中间绝缘层上形成经由第四接触孔，包含与第一线接触之第二线的第一导电层图案;将基板焊接至第三中间绝缘层;将第一矽层移去;在掩埋氧化膜上形成第五及第六接触孔分别使得第三及第四杂质区域裸露;在掩埋氧化膜上分别经由第五及第六接触孔，形成与第三及第四杂质区域相连之位元线及第三线;在位元线、第三线及掩埋氧化膜上形成第四中间绝缘层;形成使第四中间绝缘层上第三线裸露之第七接触孔;以及在第四中间绝缘层上,形成包含经由第七接触孔，与第三线接触之第四线的第二导电层图案。

主权项

1.一种制作动态随机存取记忆体(DRAM)元件的方法,其包含如下步骤:提供一绝缘层上有矽基板(SOI),含有第一矽层、一掩埋氧化膜及第二矽层的堆叠结构;在第二矽层上形成隔离膜;分别在第二矽层及隔离膜上形成第一沟槽及第二沟槽;在第一沟槽及第二沟槽两侧形成闸极电极;在第一沟槽两侧的上表面形成第一与第二杂质区域,且在第一沟槽下方形成一第三杂质区域,并在第二沟槽下藉由注入杂质离子至第二矽层来形成第四杂质区域;在整个基板上形成第一中间绝缘层;其特征在于,此方法具有下列之步骤:在第一中间绝缘层上形成第一、第二及第三接触孔,分别使第一、第二及第四杂质区域裸露;在第一中间绝缘层上,形成经由第一及第二接触孔,与第一及第二杂质区域接触之电容器,以及形成经由第三接触孔,与第四杂质区域接触之第一线;形成第二中间绝缘层来覆盖电容器及第一中间绝缘层上之第一线;在第二中间绝缘层上形成使第一线裸露的第四接触孔;在第二中间绝缘层上形成经由第四接触孔,包含与第一线接触之第二线的第一导电层图案;将基板焊接至第三中间绝缘层;将第一矽层移去;在掩埋氧化膜上形成第五及第六接触孔分别使得第三及第四杂质区域裸露;在掩埋氧化膜上分别经由第五及第六接触孔,形成与第三及第四杂质区域相连之位元线及第三线;在位元线、第三线及掩埋氧化膜上形成第四中间绝缘层;形成使第四中间绝缘层上第三线裸露之第七接触孔;以及,在第四中间绝缘层上,形成包含经由第七接触孔,与第三线接触之第四线的第二导电层图案。2.如申请专利范围第1项之制作动态随机存取记忆体(DRAM)元件的方法,其中隔离膜与掩埋氧化膜分隔形成。3.如申请专利范围第1项之制作动态随机存取记忆体(DRAM)元件的方法,其中第三及第四杂质区域与掩埋氧化膜接触。4.如申请专利范围第1项之制作动态随机存取记忆体(DRAM)元件的方法,其中隔离膜与掩埋氧化膜接触。5.如申请专利范围第1项之制作动态随机存取记忆体(DRAM)元件的方法,其中形成闸极的方法包含步骤如下:在形成第一沟槽上的第二矽层形成闸极氧化膜及闸极导电层;将导电层回蚀以形成闸极。6.如申请专利范围第1项之制作动态随机存取记忆体(DRAM)元件的方法,其中形成电容器的方法包含步骤如下:在形成第一、第二及第三接触孔的第一中间绝缘层上沈积导电层;藉由蚀刻导电层形成经由与第一及第二接触孔与第一及第二杂质区域接触之储存电极;在储存电极及第一中间绝缘层形成介电层;以及形成平板电极来覆盖在介电层上的储存电极。7.一种制作动态随机存取记忆体(DRAM)元件的方法,其包含如下步骤:提供一绝缘层上有矽之基板(SOI),含有第一矽层、一掩埋氧化膜及第二矽层的堆叠结构;在第二矽层上形成隔离膜;分别在第二矽层形成第一与第二沟槽,且在隔离膜中形成第三沟槽;在每个沟槽两侧形成闸极电极;在第一沟槽及第二沟槽下分别形成第一与第二杂质区域,在第一沟槽与第二沟槽之间的表面形成一第三杂质区域,以及藉由注入杂质离子至第二矽层而在第三沟槽下形成第四杂质区域;在整个基板表面上形成第一中间绝缘层;形成第一及第二接触孔分别使第三及第四杂质区域裸露;其特征在于,此方法具有下列之步骤:在第一中间绝缘层上形成经由第一接触孔,与第三杂质区域接触之位元线,以及形成经由第二接触孔,与第四杂质区域接触之第一线;在第二中间绝缘层形成第三接触孔使第一线裸露;在第二中间绝缘层上形成经由第四接触孔,包含与第一线接触之第二线的第一导电层图案;在第一导电层图案上形成第三中间绝缘层及第二中间绝缘层;将基板焊接至第三中间绝缘层;将第一矽层移去;在掩埋氧化膜上形成第四、第五及第六接触孔分别使得第一、第二及第四杂质区域裸露;分别经由第四及第五接触孔,形成与第一及第二杂质区域接触之储存电极以及线以及经由第六接触孔形成与第四杂质区域接触之第六接触孔;在储存电极、第三线及掩埋氧化膜上形成介电层及平板电极来构成电容器;在平板电极及介电层上形成第四中间绝缘层;在第四中间绝缘层上,形成第七接触孔使第三线裸露;以及经由第七接触孔及第二导电层图案形成与第三线接触之第四线。8.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中隔离膜与掩埋氧化膜分隔形成。9.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中第一、第二及第四杂质区域与掩埋氧化膜接触。10.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中隔离膜与掩埋氧化膜接触。11.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中第一及第二沟槽与隔离膜接触。12.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中形成闸极的方法包含步骤如下:在形成第一沟槽上的第三矽层形成闸极氧化膜及闸极导电层;以及将导电层回蚀以形成闸极。13.如申请专利范围第7项之制作动态随机存取记忆体(DRAM)元件的方法,其中基板可包含绝缘基板或是导电基板。图式简单说明:第一图A至第一图F为传统动态随机存取记忆体之截面图。第二图A至第二图F为另一传统动态随机存取记忆体之截面图。第三图A至第三图G为根据本发明之一实施例动态随机存取记忆体制造方法之截面图。第四图A至第四图G图为根据本发明之另一实施例动态随机存取记忆体制造方法之截面图。