| 主权项 |
1.一种供冗余电路之修复电路,此冗余电路(redundancy circuit)可替代失效的(failed)电路并具有一熔丝(fuse),其中该熔丝系为一因为介电质(dielectric)崩溃(Breakdown)而可规划(programmed)导通之反熔丝(anti-fuse)。2.如申请专利范围第1项之修复电路,其中依据该反熔丝之被规划状态,该修复电路被用来以冗余电路替代损坏电路。3.如申请专利范围第2项之修复电路,其中该修复电路包含一反熔丝规划电路,其包含:操作切换装置,供对该反熔丝规划电路以操作电压之一半値进行预充电;该反熔丝被连接到该操作切换装置,当此反熔丝被供予过电流(overcurrent)即导致介电质崩溃;侦测信号输入装置,供输入一侦测信号以验证该反熔丝之规划状态;崩溃电压提供装置,供提供一源电压以使该反熔丝介电质崩溃;输出装置,其因应于自该侦测输入装置输入之侦测信号,供输出一指出该反熔丝之规划状态之一信号;回授装置,供以抵功率及高速度方式回授该来自输出装置之输出信号;电流阻断装置,因应于来自该回授装置之一控制信号,供阻断自该崩溃电压供应装置至该反熔丝之一电流路径;逆电流预防装置,供阻断自回授装置至该输出装置之电流;及闩锁电路装置,因应该输出装置输出之一控制信号,供强势地稳定该处于一半源电压之反熔丝。4.如申请专利范围第3项之修复电路,其中该操作切换装置包含一PMOS电晶体连接于一半源电压端及反熔丝之间,该PMOS电晶体因应一预充电信号而操作。5.如申请专利范围第3项之修复电路,其中该侦测信号输入装置包含一NMOS电晶体其连接于该反熔丝及一地电压端点之间,该NMOS电晶体因应该侦测信号而操作。6.如申请专利范围第3项之修复电路,其中该崩溃电压提供装置包含一PMOS电晶体,其连接于源电压端接点及该电流阻断装置之间,该PMOS电晶体因应一规划信号而操作。7.如申请专利范围第3项之修复电路,其中该输出装置包含:一第一反相器,其连接至该反熔丝,该第一反相器被该一半操作电压所致能,将来自该反熔丝之一输出信号予以反相,并且输出该反相之信号作为该控制信号;及一第二反相器,乃被该一半操作电压所致能,将该来自第一反相器之控制信号予以反相,并且输出该反相之信号作为该反熔丝规划状态之指示信号。8.如申请专利范围第3项之修复电路,其中该电流阻断装置包含一PMOS电晶体其乃连接于该崩溃电压供应装置之输出端接点及该反熔丝之间,该PMOS电晶体因应来自该回授装置之控制信号而操作。9.如申请专利范围第3项之修复电路,其中该回授装置包含一交叉连结回授回路,其于源电压下操作,当该输出装置于一半操作电压下操作时,以强势地维持来自该输出装置之一输出电压。10.如申请专利范围第3项之修复电路,其中该逆电流预防装置包含于一半操作电压下操作之一电晶体,当该回授装置于源电压下操作时,以预防来自回授装置之一输出电压被传送至输出装置。11.如申请专利范围第3项之修复电路,其中闩锁电路装置包含:一第一PMOS电晶体,其因应规划信号而操作,以提供该一半源电压至反熔丝;及一第二PMOS电晶体,其串接于该第一PMOS电晶体,因应于来自该输出装置之控制信号,该第二PMOS电晶体控制自该反熔丝至一半源电压端接点之一电流路径。图式简单说明:第一图为使用传统设计熔丝之传统式冗余电路之传统修复电路结构图;第二图为本发明中使用反熔丝电路之冗余电路之修复电路结构图;第三图为依据第二图修复电路之输入/输出信号模拟结果图。 |
