| 摘要 |
Un método para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones. El método consiste enalmacenar una parte de las instrucciones con longitudes variables en lugares adyacentes dentro del espacio de la memoria y en el que el comienzo y el fin delas instrucciones tienen lugar entre los límites de palabras de memoria. Además, es posible llevar a la práctica otros aspectos adicionales de la invencion alcontar con instrucciones que contengancantidades variables de fragmentos de instruccion. Cada fragmento de instruccion hace que se lleve a cabo una o másoperaciones en particular, lo que permite que se realicen multiples operaciones durante el ciclo de reloj. De esta manera se llevan a cabo multiplesoperaciones durante cada ciclo de reloj, algo que reduce la cantidad total de ciclos de reloj necesarios para la realizacion de una tarea. La invencion tambiénpropone una memoria para ser utilizada por dicho método y una disposicion de control o procesamiento que incluye una unidad aritmética logica (ALU) y unaunidad de multiplicacion-acumulacion (MAC). Cuando se las combina con el uso de una arquitectura con buses multiples, de instrucciones sumamente paralelas, oambas, puede ponerse en práctica un aspecto adicional de la invencion, en el que se lleva a cabo un procesamiento extremadamente encauzado y de multiplesoperaciones.
|
