| 主权项 |
1.一种参考电压产生电路,包含:第1电流转换电路,将PN接面之顺向电压转换成一个正比于该电压的第1电流;第2电流转换电路,将改变电流密度之PN接面的顺向电压之差转换成一个正比于该电压的第2电流;电流电压转换电路,将该第1电流转换电路得到的第1电流与前述第2电流转换电路得到的第2电流加在一起得到的第3电流转换成电压,使用MOS电晶体作为该PN接面以外的主动元件。2.一种参考电压产生电路,包含:第一电流转换电路,将PN接面之顺向电压转换成一个正比于该电压的第1电流;第2电流转换电路,将改变电流密度之PN接面的顺向电压之差转换成一个正比于该电压的第2电流;电流电压转换电路,将该第1电流转换电路得到的第1电流与该第2电流转换电路得到的第2电流加在一起得到的第3电流转换成电压,该第2电流转换电路具有:第1PMOS电晶体与第1PN接面,串联连接于电源节点与接地节点之间;第2PMOS电晶体、第1阻抗元件、复数个并联连接的第2PN接面,串联连接于电源节点与接地节点之间,其中第2PMOS电晶体与该第1PMOS电晶体之源极、闸极彼此接在一起;第3PMOS电晶体,源极连接于电源节点,闸极与该第2PMOS电晶体之闸极接在一起;回授控制电路,其为一回授控制电路,用以控制以下所述之两电压约相等:第1电压与该第1PN接面之特性有关;第2电压与该第1阻抗元件、第2PN接面之特性有关,将此两电压输入至差动放大电路DA1,此差动放大电路DA1之输出加至该第1PMOS电晶体之闸极与第2PMOS电晶体之闸极;该第1电流转换电路具有第4PMOS电晶体,其源极连接于电源节点,与该第1电压约相等的电压加在其闸极上,该电流电压转换电路连接该第3PMOS电晶体之汲极与该第4PMOS电晶体之汲极,此连接节点与接地节点之间连接电流电压转换用阻抗元件而形成。3.如申请专利范围第2项之参考电压产生电路,其中该第1电流转换电路包含:第5PMOS电晶体及第2阻抗元件,串联连接于电源节点与接地节点之间,第5PMOS电晶体与第4PMOS电晶体之源极、闸极彼此接在一起;控制电路,将该第1电压与该第2阻抗元件之一端节点的电压加以差动放大,其结果加至该第5PMOS电晶体之闸极,藉由回授控制使该第2阻抗元件之端电压与该第1电压约相等。4.一种参考电压产生电路,包含:第1电流转换电路,将PN接面之顺向电压转换成一个正比于该电压的第1电流;第2电流转换电路,将改变电流密度之PN接面的顺向电压之差转换成一个正比于该电压的第2电流;电流电压转换电路,将该第1电流转换电路得到的第1电流与该第2电流转换电路得到的第2电流加在一起得到的第3电流转换成电压,该第2电流转换电路具有:第1PMOS电晶体与第1PN接面,串联连接于电源节点与接地节点之间;第2PMOS电晶体、第1阻抗元件、复数个并联连接的第2PN接面,串联连接于电源节点与接地节点之间,其中第2PMOS电晶体与该第1PMOS电晶体之源极、闸极彼此接在一起;回授控制电路,用以控制以下两电压约相等;与该第1PN接面之特性有关的第1电压,与该第2PN接面之特性有关的第2电压,将此两电压输入至差动放大电路,此差动放大电路之输出加至该第1PMOS电晶体与第2PMOS电晶体之闸极;该第1电流转换电路具有与该第1PN接面,该第1阻抗元件与第2PN接面所形成之串联电路分别对应,成并联连接的第2阻抗元件,该电流电压转换电路具有:第3PMOS电晶体,源极连接于电源节点,闸极与该第2PMOS电晶体的闸极接在一起;电流电压转换用阻抗元件,连接于该第3PMOS电晶体之汲极与接地节点之间。5.如申请专利范围第2项之参考电压产生电路,其中该差动放大电路具有:成差动放大对的两个NMOS电晶体,各源极接在一起;定电流源用NMOS电晶体,连接于成差动放大对的NMOS电晶体之源极共同连接点与接地点之间,闸极有偏压电压加在上面;成电流镜连接的两个PMOS电晶体,连接于成差动放大对的NMOS电晶体之汲极与电源节点之间。6.如申请专利范围第4项之参考电压产生电路,其中该差动放大电路具有:成差动放大对的两个NMOS电晶体,各源极接在一起;定电流源用NMOS电晶体,连接于成差动放大对的NMOS电晶体之源极共同连接点与接地点之间,闸极有偏压电压加在上面;成电流镜连接的两个PMOS电晶体,连接于成差动放大对的NMOS电晶体之汲极与电源节点之间。7.如申请专利范围第5项之参考电压产生电路,其中该差动放大电路具有:第6PMOS电晶体,源极连接于电源节点,闸极、汲极接在一起;第7PMOS电晶体,源极连接于电源节点,源极、闸极分别与第6PMOS电晶体的源极、闸极接在一起;第1NPMOS电晶体,汲极连接于该第6PMOS电晶体的汲极,闸极处有该第2电压加在上面;第2NPMOS电晶体,汲极连接于该第7PMOS电晶体的汲极,闸极处有该第1电压加在上面;定电流源用第3NMOS电晶体,连接于该第1NMOS电晶体与该第2NMOS电晶体之源极共同连接点与接地节点之间,闸极处有偏压电压加在上面。8.如申请专利范围第6项之参考电压产生电路,其中该差动放大电路具有:第6PMOS电晶体,源极连接于电源节点,闸极、汲极接在一起;第7PMOS电晶体,源极连接于电源节点,源极、闸极分别与第6PMOS电晶体的源极、闸极接在一起;第1NMOS电晶体,汲极连接于该第6PMOS电晶体的汲极,闸极处有该第2电压加在上面;2NMOS电晶体,汲极连接于该第7PMOS电晶体的汲极,闸极处有该第1电压加在上面;定电流源用第3NMOS电晶体,连接于该第1NMOS电晶体与该第2NMOS电晶体之源极共同连接点与接地节点之间,闸极处有偏压电压加在上面。9.如申请专利范围第2项之参考电压产生电路,其中该差动放大电路具有:成差动放大对的两个PMOS电晶体,各源极接在一起;定电流源用PMOS电晶体,连接于各源极接在一起、成差动放大对的PMOS电晶体之源极共同连接点与电源节点之间,闸极有偏压电压加在上面;成电流镜连接的两个NMOS电晶体,连接于成差动放大对的PMOS电晶体之汲极与接地点之间。10.如申请专利范围第4项之参考电压产生电路,其中该差动放大电路具有:成差动放大对的两个PMOS电晶体,各源极接在一起;定电流源用PMOS电晶体,连接于各源极接在一起、成差动放大对的PMOS电晶体之源极共同连接点与电源节点之间,闸极有偏压电压加在上面;成电流镜连接的两个NMOS电晶体,连接于成差动放大对的PMOS电晶体之汲极与接地点之间。11.如申请专利范围第9项之参考电压产生电路,其中该差动放大电路具有:定CMOS电晶体用第6PMOS电晶体,源极连接于电源节点,闸极有偏压电压加在上面;第7PMOS电晶体,源极连接于该第6PMOS电晶体之汲极,闸极有该第1电压加在上面;第8PMOS电晶体,源极连接于该第6PMOS电晶体之汲极,闸极有该第2电压加在上面;第1NMOS电晶体,汲极、闸极连接于该第7PMOS电晶体的汲极,源极连接于接地点;第2NMOS电晶体,汲极连接于该第8PMOS电晶体的汲极,闸极、源极分别与该第1NMOS电晶体之闸极、源极接在一起;第9PMOS电晶体,源极连接于电源节点,闸极与该第6PMOS电晶体之闸极接在一起;第3NMOS电晶体,汲极连接于该第9PMOS电晶体的汲极,闸极连接于该第2NMOS电晶体之汲极。12.如申请专利范围第10项之参考电压产生电路,其中该差动放大电路具有:定CMOS电晶体用第6PMOS电晶体,源极连接于电源节点,闸极有偏压电压加在上面;第7PMOS电晶体,源极连接于该第6PMOS电晶体之汲极,闸极有该第1电压加在上面;第8PMOS电晶体,源极连接于该第6PMOS电晶体之汲极,闸极有该第2电压加在上面;第1NMOS电晶体,汲极、闸极连接于该第7PMOS电晶体的汲极,源极连接于接地点;第2NMOS电晶体,汲极连接于该第8PMOS电晶体的汲极,闸极、源极分别与该第1NMOS电晶体之闸极、源极接在一起;第9PMOS电晶体,源极连接于电源节点,闸极与该第6PMOS电晶体之闸极接在一起;第3NMOS电晶体,汲极连接于该第9PMOS电晶体的汲极,闸极连接于该第2NMOS电晶体之汲极。13.如申请专利范围第2项之参考电压产生电路,其中该第1电压为该第1PMOS电晶体之汲极电压,该第2电压为该第2PMOS电晶体之汲极电压。14.如申请专利范围第4项之参考电压产生电路,其中该第1电压为该第1PMOS电晶体之汲极电压,该第2电压为该第2PMOS电晶体之汲极电压。15.如申请专利范围第2项之参考电压产生电路,其中该第1电压为并联连接于该第1PN接面的第2阻抗元件之中间节点的电压,该第2电压为并联于该第1阻抗元件及第2PN接面形成的串联电路之第2阻抗元件之中间节点的电压。16.如申请专利范围第4项之参考电压产生电路,其中该第1电压为并联连接于该第1PN接面的第2阻抗元件之中间节点的电压,该第2电压为并联于该第1阻抗元件及第2PN接面形成的串联电路之第2阻抗元件之中间节点的电压。17.如申请专利范围第2项之参考电压产生电路,其中在该第1PMOS电晶体的汲极与该第1PN接面之间,以及该第2PMOS电晶体的汲极与该第1阻抗元件之间,分别插入第3阻抗元件,该第1电压为该第1PMOS电晶体的汲极电压,该第2电压为该第2PMOS电晶体的汲极电压。18.如申请专利范围第4项之参考电压产生电路,其中在该第1PMOS电晶体的汲极与该第1PN接面之间,以及该第2PMOS电晶体的汲极与该第1阻抗元件之间,分别插入第3阻抗元件,该第1电压为该第1PMOS电晶体的汲极电压,该第2电压为该第2PMOS电晶体的汲极电压。19.如申请专利范围第5项之参考电压产生电路,其中作为该偏压电压者有该第1电压加在上面。20.如申请专利范围第6项之参考电压产生电路,其中作为该偏压电压者有该第1电压加在上面。21.如申请专利范围第7项之参考电压产生电路,其中作为该偏压电压者有该第1电压加在上面。22.如申请专利范围第8项之参考电压产生电路,其中作为该偏压电压者有该第1电压加在上面。23.如申请专利范围第5项之参考电压产生电路,其中作为该偏压电压者有该电流电压转换电路之输出电压加在上面。24.如申请专利范围第6项之参考电压产生电路,其中作为该偏压电压者有该电流电压转换电路之输出电压加在上面。25.如申请专利范围第7项之参考电压产生电路,其中作为该偏压电压者有该电流电压转换电路之输出电压加在上面。26.如申请专利范围第8项之参考电压产生电路,其中作为该偏压电压者有该电流电压转换电路之输出电压加在上面。27.如申请专利范围第5项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极有该差动放大电路的输出电压加在上面;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,汲极、闸极接在一起,该PMOS电晶体之汲极电压作为该偏压电压。28.如申请专利范围第6项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极有该差动放大电路的输出电压加在上面;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,汲极、闸极接在一起,该PMOS电晶体之汲极电压作为该偏压电压。29.如申请专利范围第7项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极有该差动放大电路的输出电压加在上面;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,汲极、闸极接在一起,该PMOS电晶体之汲极电压作为该偏压电压。30.如申请专利范围第8项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极有该差动放大电路的输出电压加在上面;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,汲极、闸极接在一起,该PMOS电晶体之汲极电压作为该偏压电压。31.如申请专利范围第9项之参考电压产生电路,其中作为该偏压电压者有该差动放大电路之输出电压加在上面。32.如申请专利范围第10项之参考电压产生电路,其中作为该偏压电压者有该差动放大电路之输出电压加在上面。33.如申请专利范围第11项之参考电压产生电路,其中作为该偏压电压者有该差动放大电路之输出电压加在上面。34.如申请专利范围第12项之参考电压产生电路,其中作为该偏压电压者有该差动放大电路之输出电压加在上面。35.如申请专利范围第9项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极、汲极接在一起;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,闸极有该第1电压加在上面,该PMOS电晶体之汲极电压作为该偏压电压。36.如申请专利范围第10项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极、汲极接在一起;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,闸极有该第1电压加在上面,该PMOS电晶体之汲极电压作为该偏压电压。37.如申请专利范围第11项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极、汲极接在一起;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,闸极有该第1电压加在上面,该PMOS电晶体之汲极电压作为该偏压电压。38.如申请专利范围第12项之参考电压产生电路,其中作为用以生成该偏压电压的电路者,具有:PMOS电晶体,源极接于电源节点,闸极、汲极接在一起;NMOS电晶体,连接于该PMOS电晶体之汲极与接地点之间,闸极有该第1电压加在上面,该PMOS电晶体之汲极电压作为该偏压电压。39.如申请专利范围第3项之参考电压产生电路,其中该电流电压转换电路或该第2阻抗元件具有可生成复数个电压位准之构造。40.如申请专利范围第39项之参考电压产生电路,其中该阻抗元件具有至少一个分压节点,该参考电压产生电路具备一切换元件,用以选择性连接该阻抗元件之一端节点或是该分压节点与参考电压的输出端之间。41.如申请专利范围第2项之参考电压产生电路,其中该电流电压转换用阻抗元件具有至少一个分压节点,该参考电压产生电路具备一切换元件,用以由该电流电压转换用阻抗元件之一端节点或是该分压节点选择性地取出电流电压转换输出电压。42.如申请专利范围第4项之参考电压产生电路,其中该电流电压转换用阻抗元件具有至少一个分压节点,该参考电压产生电路具备一切换元件,用以由该电流电压转换用阻抗元件之一端节点或是该分压节点选择性地取出电流电压转换输出电压。43.如申请专利范围第40项之参考电压产生电路,其中该切换元件为PMOS电晶体与NMOS电晶体并联连接、以互补信号驱动的CMOS传输闸。44.如申请专利范围第41项之参考电压产生电路,其中该切换元件为PMOS电晶体与NMOS电晶体并联连接、以互补信号驱动的CMOS传输闸。45.如申请专利范围第42项之参考电压产生电路,其中该切换元件为PMOS电晶体与NMOS电晶体并联连接、以互补信号驱动的CMOS传输闸。46.如申请专利范围第1项之参考电压产生电路,其中该电流电压转换电路具有负载驱动力不同、至少两组的电流电压转换电路。47.如申请专利范围第2项之参考电压产生电路,其中该电流电压转换电路具有负载驱动力不同、至少两组的电流电压转换电路。48.如申请专利范围第4项之参考电压产生电路,其中该电流电压转换电路具有负载驱动力不同、至少两组的电流电压转换电路。49.如申请专利范围第2项之参考电压产生电路,其中该第1电压取出节点与接地点之间,或是该差动放大电路的输出节点与电源节点之间,尚连接有电容。50.如申请专利范围第4项之参考电压产生电路,其中该第1电压取出节点与接地点之间,或是该差动放大电路的输出节点与电源节点之间,尚连接有电容。51.如申请专利范围第1项之参考电压产生电路,其中该差动放大电路的输出节点与接地点之间连接有启动用NMOS电晶体,用以当电源加上时使该输出节点暂时地reset成接地电位,藉此,当电源加上时生成的Power OnReset信号会加在其闸极上。52.如申请专利范围第2项之参考电压产生电路,其中该差动放大电路的输出节点与接地点之间连接有启动用NMOS电晶体,用以当电源加上时使该输出节点暂时地reset成接地电位,藉此,当电源加上时生成的Power On Reset信号会加在其闸极上。53.如申请专利范围第4项之参考电压产生电路,其中该差动放大电路的输出节点与接地点之间连接有启动用NMOS电晶体,用以当电源加上时使该输出节点暂时地reset成接地电位,藉此,当电源加上时生成的Power On Reset信号会加在其闸极上。54.一种参考电流产生电路,包含:第1电流转换电路,将PN接面之顺向电压转换成一个正比于该电压的第1电流;第2电流转换电路,将改变电流密度之PN接面的顺向电压之差转换成一个正比于该电压的第2电流;电流加总电路,将该第1电流转换电路得到的第1电流与该第2电流转换电路得到的第2电流加在一起得到第3电流,并使用MOS电晶体作为该PN接面以外的主动元件。图式简单说明:第一图表示本发明之参考电压产生电路的基本构造之方块图。第二图表示第一图之参考电压产生电路的第1实施型态相关的实施例1之电路图。第三图表示第二图中差动放大电路之一例的电路图。第四图表示第二图中差动放大电路之其他例的电路图。第五图表示第一图之参考电压产生电路的第2实施型态相关的实施例之电路图。第六图表示第五图之参考电压产生电路经过变形的例1之电路图。第七图表示第五图之参考电压产生电路经过变形的例2之电路图。第八图表示作为第五图之参考电压产生电路中差动放大电路之定电流源电晶体之闸极偏压电压,使用参考电压产生电路内之电压的具体例1之电路图。第九图表示作为第五图之参考电压产生电路中差动放大电路之定电流源电晶体之闸极偏压电压,使用参考电压产生电路内之电压的具体例2之电路图。第十图表示作为第五图之参考电压产生电路中差动放大电路之定电流源电晶体之闸极偏压电压,使用参考电压产生电路内之电压的具体例3之电路图。第十一图表示作为第五图之参考电压产生电路中差动放大电路之定电流源电晶体之闸极偏压电压,使用参考电压产生电路内之电压的具体例4之电路图。第十二图表示作为第五图之参考电压产生电路中差动放大电路之定电流源电晶体之闸极偏压电压,使用参考电压产生电路内之电压的具体例5之电路图。第十三图表示第一图之参考电压产生电路的第3实施型态之电路图。第十四图表示可产生第十三图中之复数电压位准的阻抗元件之构造的一例之电路图。第十五图表示可微调的第2阻抗元件之构造的一例之电路图。第十六图表示第一图之参考电压产生电路的第4实施型态相关的参考电压产生电路之一例的电路图。第十七图表示第一图之参考电压产生电路的第5实施型态相关的参考电压产生电路之一例的电路图。第十八图表示第一图之参考电压产生电路的第6实施型态相关的参考电压产生电路之一例的电路图。第十九图表示第一图之参考电压产生电路的第7实施型态相关的参考电压产生电路之一例的电路图。第二十图表示本发明之参考电流产生电路之一例的电路图。第二十一图表示使用习知的双载子电晶体之带隙参考电路之一例的电路图。第二十二图表示使用习知的CMOS电晶体之带隙参考电路之一例的电路图。 |
