| 主权项 |
1.一种MOS电晶体输出电路,其特征为:设置连接相互之汲极同伴,设置输出端子之第1P通道型MOS电晶体与第1N通道型MOS电晶体,及将个别之汲极连接于上述输出端子之第2P通道型MOS电晶体及第2N通道型MOS电晶体,在上述第1P通道型MOS电晶体及第1N通道型MOS电晶体之闸极施加相当于输入信号或其之反转信号之特定信号,在上述特定信号为相当于上述输入信号者,检测上述输入信号之下降,在上述特定信号为相当于上述反转信号者,检测上述输入信号之上升,产生第1信号之同时,在上述特定信号相当于上述输入信号者,检测上述输入信号之上升,在上述特定信号为相当于上述反转信号者,检测上述输入信号之下降,产生第2信号,将上述第1信号施于上述第2P通道型MOS电晶体之闸极,由藉由上述输出端子被输出之输出信号之上升开始至输出信号之逻辑电平可认为“H"者为止之第1期间,使上述第2P通道型MOS电晶体成为开,将上述第2信号施予上述第2N通道型MOS电晶体之闸极,由上述输出信号之下降开始至上述输出信号之逻辑电平可认为“L"者为止之第2期间,使上述第2N通道型MOS电晶体成为开。2.如申请专利范围第1项记载之MOS电晶体输出电路,其中使对于上述输入信号之上述特定信号之延迟与对于上述上升或下降之上述第1.第2信号之延迟实质上为一致。图式简单说明:第一图系显示本发明之第一实施例MOS电晶体输出电路之构成说明图。第二图系第一图之动作说明用之波形图。第三图系第一图之动作说明用之波形图。第四图系显示本发明之第二实施例之MOS电晶体输出电路之构成说明图。第五图系显示本发明之第三实施例之MOS电晶体输出电路之构成说明图。第六图系显示习知之MOS电晶体输出电路之构成说明图。第七图系显示习知之MOS电晶体输出电路之构成说明图。第八图系显示习知之MOS电晶体输出电路之构成说明图。 |
