| 主权项 |
1.一种在两半导体层间形成导电内连线之方法,该方法包含下列步骤:藉由蚀刻穿过该等层而形成一通过该等层之通道;以一光阻材料来填充该通道至一预定高度;藉由进一步蚀刻该通道来界定一沟渠,而该沟渠之深度系由该光阻材料之高度所界定;藉由移除该光阻材料来界定一导孔;及以金属来填充该沟渠及该导孔。2.如申请专利范围第1项之方法,其中在该界定一沟渠之步骤中,该进一步蚀刻系以等向性蚀刻来进行。3.如申请专利范围第2项之方法,其中该等向性蚀刻系以电浆蚀刻来进行。4.如申请专利范围第2项之方法,其中该等向性蚀刻系以液态化学蚀刻剂来进行。5.如申请专利范围第1项之方法,其中该形成该通道之步骤包含藉由形成一光阻图案于该等层之上表面来界定一导孔图案。6.如申请专利范围第1项之方法,其中该通道之宽度系由一硬罩幕所界定,且其中该罩幕在以金属填充该沟渠及该导孔之前先被移除。7.如申请专利范围第1项之方法,其进一步包含利用化学机械研磨法来研磨所得到的结构之步骤。8.如申请专利范围第1项之方法,其中该以光阻材料填充该通道之步骤包含实质上以该光阻材料完全填充该通道,而后在可控制下移除该光阻材料,向下直到该预定深度。9.如申请专利范围第8项之方法,其中该移除系以一回蚀步骤来进行。10.如申请专利范围第8项之方法,其中该移除系以一凹蚀步骤来进行。11.如申请专利范围第8项之方法,其中该可控制下移除系以一计时制程来进行。12.如申请专利范围第8项之方法,其中该可控制下移除包含光学或干涉测量终点。13.如申请专利范围第1项之方法,其中该等步骤系在一单独的多室平台上实施。14.如申请专利范围第13项之方法,其中一临场测量单元系用于在该等步骤进行当中提供测量値。15.一种多层半导体装置,包括:一下半导体层;一上半导体层;一导孔硬罩幕层;一导孔,其具一第一宽度及一具第二宽度之沟渠,该导孔硬罩幕层系配置于该下半导体层与该上半导体层之间以界定该第一宽度,该沟渠系对准于该导孔,该第二宽度大于该第一宽度,该沟渠对称于该导孔,且该导孔及该沟渠以金属填充。16.一种由下列步骤所制成之多层半导体装置:藉由蚀刻穿过该等层而形成一通过该等层之通道;以一光阻材料来填充该通道至一预定高度;藉由进一步蚀刻该通道来界定一沟渠,而该沟渠之深度系由该光阻材料之高度所界定;藉由移除该光阻材料来界定一导孔;及以金属来填充该沟渠及该导孔。17.一种在两半导体层间形成水平及垂直导电内连线之方法,该方法包括下列步骤:蚀刻一导孔穿过该等层而界定一垂直内连线;以一光阻材料来填充该导孔至一预定高度;进一步蚀刻该导孔而将该导孔之上部转变为一沟渠,以界定一水平内连线,而该沟渠之深度系由该光阻材料之高度所界定;从该导孔移除该光阻材料;及以金属来填充该沟渠及该剩余的导孔,以制作该水平及垂直导电内连线。图式简单说明:图1包括图1A-1H,其图示习知技艺的自行对准双重镶嵌制程;图2包括图2A-2G,其图示习知技艺的「导孔优先」双重镶嵌制程;图3包括图3A-3G,其图示习知技艺的「沟渠优先」双重镶嵌制程;图4-21系根据本发明以简化的视图来图示形成多层半导体装置内各层间导电性内连线之方法,各图式显示上方及剖面视图;其中图4-12各包括A部分及B部分,其图示第一实施例,而图13-21各包括A部分及B部分,其图示第二实施例;及图22系图示本方法之简化流程图。 |
