| 主权项 |
1.一种碟片再生装置,其特征为具备: 从资讯资料所记忆之碟片读取其资讯资料作为再 生资料及副码资料并予以解调的手段,及 实行上述资讯资料之误差校正的手段,及 产生磁轨跳越信号的手段,及 将上述磁轨跳越信号输出至外部之系统控制器的 手段。2.如申请专利范围第1项所述之碟片再生装 置,其中,上述系统控制器系实行设定实行上述误 差校正之手段的校正能力者。3.如申请专利范围 第2项所述之碟片再生装置,其中,上述系统控制器 系在接受磁轨跳越信号时降低实行上述误差校正 手段的校正能力者。4.如申请专利范围第1项所述 之碟片再生装置,其中,上述误差校正手段系实行C1 系列之校正与C2系列之校正。通常C2系列之校正系 实行四重校正者。5.如申请专利范围第3项所述之 碟片再生装置,其中,上述误差校正手段系实行C1系 列之校正与C2系列之校正。通常C2系列之校正系实 行四重校正者。6.如申请专利范围第1项所述之碟 片再生装置,其中,上述误差校正之手段,系在发生 磁轨跳越时将C2系列之校正的四重校正切换成三 重以下者。7.如申请专利范围第3项所述之碟片再 生装置,其中,实行上述误差校正之手段,系在发生 磁轨跳越时将C2系列之校正的四重校正切换成三 重以下者。8.一种信号处理电路,其特征为具备: 从资讯资料所记忆之碟片读取其资讯资料作为再 生资料及副码资料并予以解调的电路,及 实行上述资讯之误差校正的电路,及 产生磁轨跳越信号的电路,及 将上述磁轨跳越信号输出至外部之系统控制器的 电路。9.如申请专利范围第8项所述之信号处理电 路,其中,产生上述磁轨跳越信号的电路系具备:检 出副码同步之异常的电路,及依照从所检出之电路 产生的副码异常信号并产生磁轨跳越信号的电路 者。10.如申请专利范围第8项或第9项所述之信号 处理电路,其中,上述系统控制器系监测上述磁轨 跳越信号而检出所定次数能将C2系列之订正的四 重校正降低至三重校正以下之校正能力者。11.一 种信号处理电路,其特征为具备: 产生同步于用于读取EFM信号之EFM信号之PLL时钟脉 冲的PLL电路,及 供应有上述PLL时钟脉冲,产生EFM解调与以一框成为 一时钟脉冲之再生框频率的EFM解调电路,及 记忆控制电路,及 资讯资料藉由上述记忆控制电路被读取并施以颤 动吸收及误差校正的反交错用记忆体,及 施行C1系列及C2系列之误差校正处理的误差校正电 路,及 结束误差校正处理之资讯资料从上述记忆体被读 出并被供应的输出电路,及 从上述EFM解调电路输入再生框频率及副码符号。 实行副码资料之解调。输出磁轨跳越检出信号的 副码解调电路。12.如申请专利范围第11项所述之 信号处理电路,其中,上述副码解调电路系具备:将 从上述EFM解调电路所输出之再生框频率作为时钟 脉冲并用于构成副码段计数框数的98分频率计数 器,及检出该98分频计数器之计数値96及97,并将输 出信号予以输出的解码器,及依照从上述EFM解调电 路所输出之副码符号来检出副码同步的同步检出 电路。图式简单说明: 第一图系表示本发明之碟片再生装置的方块图。 第二图系表示本发明之信号处理电路的方块图。 第三图系表示本发明之副码段构成图。 第四图系表示本发明之磁轨跳越信号产生电路图 。 第五图系表示本发明之磁轨跳越信号产生电路图 。 第六图系表示本发明之磁轨跳越信号产生电路的 时序图。 第七图系表示CIRC的校正概念图。 第八图系表示依磁轨跳越之校正误动作的概念图 。 |
