以类似积体电路型封装之IDE介面矽碟机模组化与脚位最佳化之设计与装置

摘要

本发明是有关于一种以类似积体电路型封装之IDE介面矽碟机模组化与脚位最佳化之设计与装置，其中该矽碟机模组包含有一矽碟机模组控制器，数颗快闪记忆体(Flash Memory)，电压转换电路（power Regulator)、低电压侦测电路(Low Power Detector)、防短路电路等；利用矽碟机模组控制器的讯号线、位置线及资料线与IDＥ资料储存介面连结，可把系统欲储存的资料写入矽碟机模组或由矽碟机模组把资料读出；其连接方式是利用双排针脚包装(Dual-In-Line Package)的方式，可直接焊接在系统电路板上，且无传统式磁碟机的机械结构，故具有高震动忍受度、体积小之优点，非常适合应用在各种小型化，可携带式电脑系统或工业电脑系统等等需要资料储存又需防震的系统。

主权项

1.一种以类似积体电路型封装之IDE介面矽碟机模 组化装置,其系包括有: IDE标准介面,具有双排针脚包装; 一矽碟机模组控制器,系透过IDE介面执行介面通讯 协定及资料传输,及连接快闪记忆体陈列进行资料 存取;以及至少一个作为资料储存之快闪记忆体。 2.如申请专利范围第1项所述之一种以类似积体电 路型封装之IDE介面矽碟机模组化装置,其中更包括 有一低电压侦测电路,于电源重启时,将矽碟机模 组控制器内的暂存器资料重置,并同时起始化快闪 记忆体内的演算法参数。3.如申请专利范围第1项 所述之一种以类似积体电路型封装之IDE介面矽碟 机模组化装置,其中更包括有一振荡晶体及电路, 系产生矽碟机模组控制器运作所需之数位脉波。4 .如申请专利范围第1项所述之一种以类似积体电 路型封装之IDE介面矽碟机模组化装置,其中该矽碟 机模组控制器内含有一微控器,执行快闪记忆体演 算法。5.一种以类似积体电路型封装之IDE介面矽 碟机模组化装置,该矽碟机模组内设有至少一层基 板,其一侧设有前述之元件,底侧焊接复数支针脚 到矽碟机模组外,以连通于系统装置,上侧相对之 位置亦设有针脚插座以连接另一层基板,形成堆叠 之型式。6.如申请专利范围第1项所述之一种以类 似积体电路型封装之IDE介面矽碟机模组化装置,其 中该矽碟机模组外设有一壳体,作为保护及防范外 界微量的射频讯号干扰。7.如申请专利范围第1项 所述之一种以类似积体电路型封装之IDE介面矽碟 机模组化装置,其中该基板为有基机料,具有2-6层 的导电层。8.一种IDE介面矽碟机模组化与脚位最 佳化设计,尤指矽碟机模组所定义的脚位与IDE介面 的脚位连接,其特征在:该矽碟机模组脚位与IDE介 面脚位以最短路径连接,而且线与线之间不会有交 叉的现象发生者;达到减少线路板的复杂度,而且 使用最少的线路板层数之目的。图式简单说明: 第一图为矽碟机模组之内部架构方块图; 第二图为矽碟机模组之脚位定义图; 第三图A、第三图B为矽碟机模组与IDE介面脚位对 照示意图; 第四图为矽碟机模组内部两层电路板构造示意图;