| 主权项 |
1.一种半导体积体电路装置,包含:一目的地(13/RWBSN/RWBST/17/18),用以接收代表资料之一资料信号(D1/CD1);一资料原(11/12),用以产生该资料;一资料滙流排(GIOT/GION),连接于该资料源与该目的地之间,并包含一第一资料线(GIOT)与和该第一资料线组成一对之一第二资料线(GION),用以以从该资料源至该目的地之电位差的型式传输该资料信号;以及一初始电压施加装置(15;60),连接于一第一电压(Vcc/2)之电源和该第一与第二资料线(GIOT/GION)之间;其特征为:该半导体积体电路装置更包含:一第二箝位电路(16),连接于高于该第一电压、该第一与第二资料线(GIOT/GION)的电压位准之一第二电压(Vcc)的电源,与低于该第一电压的电压位准之第三电压(GND)的电源之间,并将该第一与第二资料线(GIOT/GION)之其中一个箝制到该第一电压(Vcc/2)与该第二电压(Vcc)之间的某个电压位准,用以在该第一与第二资料线(GIOT/GION)上产生该资料信号(D1/CD1)。2.如申请专利范围第1项之半导体积体电路装置,其中,该资料包含由该资料信号(D1/CD1)连续传送的复数资料位元。3.如申请专利范围第2项之半导体积体电路装置,更包含一预充电电路(14),连接至该等第一与第二资料线(GIOT/GION),并且周期性地在该等资料位元之其中一个的资料传送与该等资料位元之另一个的下一个资料传送之间,将该等第一与第二资料线改变至一预充电位准。4.如申请专利范围第3项之半导体积体电路装置,其中,该预充电位准大约等于该某个电压位准。5.如申请专利范围第4项之半导体积体电路装置,其中,该预充电电路(14)具有一电晶体(Qp11),连接于该第一资料线(GIOT)与该第二资料线(GION)间,并因应于周期性变换至启动位准之预充电控制信号(PIO),以使该第一资料线(GIOT)与该第二资料线(GION)平衡于该预充电位准。6.如申请专利范围第1项之半导体积体电路装置,其中,该第二箝位电路(16)包含:一第一电流路径(Qn13/Qn14),连接于该第二电压(Vcc)之该电源与该等第一与第二资料线(GIOT/GION)之间,用以将该第二电压(Vcc)提供至该等第一与第二资料线,以及一第二电流路径(Qn15-Qn17/Qn18-Qn20),连接于该等第一与第二资料线(GIOT/GION)和该第三电压(GND)之该电源之间用以将该第三电压提供至该等第一与第二资料线。7.如申请专利范围第6项之半导体积体电路装置,其中:该第一电流路径具有一第一电晶体(Qn13),连接于该第二电压(Vcc)之该电源与该第一资料线(GIOT)之间;与一第二电晶体(Qn14),连接于该第二电压(Vcc)之该电源与第二资料线(GION)之间;且该第二电流路径具有一第三电晶体(Qn15)与一第一降压元件(Qn16/Qn17)之串联组合,连接于该第一资料线(GIOT)与该第三电压(GND)之该电源之间;以及一第四电晶体(Qn18)与一第二降压元件(Qn19/Qn20)之串联组合,连接于该第二资料线(GION)与该第三电压(GND)之该电源之间。8.如申请专利范围第7项之半导体积体电路装置,其中,该第一降压元件与该第二降压元件,系分别具有至少一第一二极体元件(Qn16/Qn17)与至少一第二二极体元件(Qn19/Qn20)。9.如申请专利范围第8项之半导体积体电路装置,其中,该至少一第一二极体元件(Qn16/Qn17)与该至少一第二二极体元件(Qn19/Qn20),系分别允许电流从该第三电晶体与该第四电晶体流动至该第三电压之该电源。10.如申请专利范围第9项之半导体积体电路装置,其中,该至少一二极体元件与该至少一第二二极体元件,系分别为:一第一场效电晶体(Qn16/Qn17),具有一闸极电极,连接至源极与汲极节点之其中一个;与一第二场效电晶体(Qn19/Qn20),具有一闸极电极,连接至源极与波极区域之其中一个。11.如申请专利范围第7项之半导体积体电路装置,其中,该资料包含以一种连续资料传送模式而被该资料信号连续传送的资料位元,而代表该连续资料传送模式之一控制信号(PEN/RASB)系会使该第一电晶体(Qn13)、该第二电晶体(Qn14)、该第三电晶体(Qn15)以及该第四电晶体(Qn18)导通。12.如申请专利范围第11项之半导体积体电路装置,更包含一预充电电路(14),连接至该等第一与第二资料线(GIOT/GION),并且周期性地于该等资料位元之其中一个的资料传送与该等资料位元之另一个的下一个资料传送之间,将该等第一与第二资料线改变至一预充电位准。13.如申请专利范围第12项之半导体积体电路装置,其中,该预充电位准大约等于该某个电压位准。14.如申请专利范围第13项之半导体积体电路装置,其中,该预充电电路具有一电晶体(Qp11),连接于该第一资料线(GIOT)与该第二资料线(GION)之间,并因应于周期性变换至启动位准之预充电控制信号(PIO),用以使该第一资料线与该第二资料线维持平衡于该预充电位准。15.如申请专利范围第1项之半导体积体电路装置,其中,该资料源系为一记忆储存体(11/12)和一资料输入与输出装置(13/RWBSN/RWBST/17/18)之其中一个,且该目的地系为该记忆储存体和该资料输入与输出装置之另一个。16.如申请专利范围第15项之半导体积体电路装置,其中,该记忆储存体(11/12)和该资料输入与输出装置(13/RWBSN/RWBST/17/18)之该其中一个,系以一种连续资料传送模式,而将包含资料位元之该资料提供至该等第一与第二资料线(GIOT/GION),俾能使该资料信号(D1/CD1)可将该资料位元连续地传送至该记忆储存体和该资料输入与输出装置之该另一个。17.如申请专利范围第16项之半导体积体电路装置,其中,该第二箝位电路(16)包含:一第一电流路径(Qn13/Qn14),因应于代表该连续资料传送模式之一控制信号(RASB/PEN),俾能建立连接于该第二电压(Vcc)之该电源和该第一与第二资料线(CIOT/GION)之间的一第一导电路径与一第二导电路径,用以将该第二电压提供至该第一与第二资料线;以及一第二电流路径(Qn15-Qn20),因应于该控制信号,俾能建立连接于该第一与第二资料线(GIOT/GION)和该第三电压(GND)之该电源之间的第三导电路径与第四导电路径,用以将该第三电压提供至该第一与第二资料线。18.如申请专利范围第17项之半导体积体电路装置,其中:该第一电流路径具有:一第一电晶体(Qn13),连接于该第二电压(Vcc)之该电源与该第一资料线(GIOT)之间,并因应于该控制信号(RASB/PEN),用以建立该第一导电路径;与一第二电晶体(Qn14),连接于该第二电压(Vcc)之该电源与该第二资料线(GION)之间,并因应于该控制信号,用以建立该第二导电路径;且该第二电流路径具有:一第三电晶体(Qn15)和一第一降压元件(Qn16/Qn17)之串联组合,连接于该第一资料线(GIOT)与该第三电压(GND)之该电源之间;与一第四电晶体(Qn18)和一第二降压元件(Qn19/Qn20)之串联组合,连接于该第二资料线(GION)与该第三电压(GND)之该电源之间,该第三电晶体(Qn15)与该第四电晶体(Qn18)会因应于该控制信号(RASB/PEN),用以建立该第三导电路径之一部份与该第四导电路径之一部份。19.如申请专利范围第18项之半导体积体电路装置,其中,该第一降压元件与该第二降压元件,系分别具有至少一第一二极体元件(Qn16/Qn17)与至少一第二二极体元件(Qn19/Qn20)。20.如申请专利范围第19项之半导体积体电路装置,其中,该至少一二极体元件与该至少一第二二极体元件,系分别为:一第一场效电晶体(Qn16/Qn17),具有一闸极电极,连接至源极与汲极节点之其中一个;与一第二场效电晶体(Qn19/Qn20),具有一闸极电极,连接至源极与汲极区域之其中一个。21.如申请专利范围第18项之半导体积体电路装置,更包含一预充电电路(14),连接至该等第一与第二资料线(GIOT/GION),并且周期性地于该等资料位元之其中一个的资料传送与该等资料位元之另一个的下一个资料传送之间,将该等第一与第二资料线改变至一预充电位准。22.如申请专利范围第21项之半导体积体电路装置,其中,该预充电位准大约等于该某个电压位准。23.如申请专利范围第21项之半导体积体电路装置,其中,该预充电电路(14)具有一电晶体(Qp11),连接于该第一资料线与该第二资料线间,并因应于周期性变换至启动位准之预充电控制信号(PIO),用以使该第一资料线(GIOT)与该第二资料线(GION)平衡于该预充电位准。24.如申请专利范围第15项之半导体积体电路装置,其中,该第一电压(Vcc/2)、该第二电压(Vcc)以及该第三电压(GOD)系分别为1伏特、2伏特以及一接地电压。25.如申请专利范围第24项之半导体积体电路装置,其中,该某个电压位准系为该第二电压(Vcc)之55%至65%。26.如申请专利范围第1项之半导体积体电路装置,其中,该第二箝位电路(16)具有复数之第一场效电晶体(Qn13至Qn20),而该初始电压施加装置具有复数之第二场效电晶体(Qn60/Qn61),且该等第一场效电晶体之临限电压系与该等第二场效电晶体(Qn60/Qn61)之临限电压相同。图式简单说明:第一图显示一种习知技术之半导体记忆装置的电路图;第二图系显示依本发明之半导体记忆装置之电路图;第三图系以一种复合方式显示一种管线资料存取与连续行存取之时序图;第四图系显示由并入于半导体记忆装置之第二箝位电路所提供之电流路径之电路图;第五图系显示在不同的箝位电压之数位线与资料线上的电位变化之关系图;第六图系显示并入于另一种依本发明之半导体记忆装置的另一种预充电电路之构造之电路图;以及第七图系显示并入于又另一种依本发明之半导体记忆装置的又另一种资料放大器之构造的电路图。 |
