发明名称 |
LSI-Entwurfsverfahren, das nach Entwurf des Layouts und der Schaltung eines detaillierten Teils niemals Zeitplanungsfehler mit Einfluß auf die gesamte Spezifizierung einer LSI-Funktion produziert |
摘要 |
Ein LSI-Entwurfsverfahren enthält (a) das Durchführen einer Anordnungsverdrahtung an mehreren Makroblöcken, (b) das Durchführen einer Zeitplanungsanalyse an den mehreren Makroblöcken auf der Grundlage des Ergebnisses der Verdrahtungsanordnung und (c) das Entwerfen eines Innenteils jedes der Makroblöcke auf der Grundlage des Ergebnisses der Zeitplanungsanalyse.
|
申请公布号 |
DE10014489(A1) |
申请公布日期 |
2001.01.18 |
申请号 |
DE20001014489 |
申请日期 |
2000.03.23 |
申请人 |
NEC CORPORATION, TOKIO/TOKYO |
发明人 |
KATO, FUMIYASU |
分类号 |
H01L21/82;G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
H01L21/82 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|