发明名称 PHASE-LOCKED LOOP SYSTEM
摘要 Phasenregelkreissystem zur Abstimmung der Empfangsfrequenz eines Empfängers für digital und analog modulierte Empfangssignale mit mindestens einem spannungsgesteuerten Oszillator (29, 45) zur Erzeugung eines Oszillatorsignals zur Empfangsfrequenzabstimmung, einem ersten Frequenzteiler (71) zur Teilung der Frequenz des Oszillatorsignals auf eine Soll-Vergleichsfrequenz in Abhängigkeit von einem Empfangskanal-Auswahlsignal, einem Referenz-Oszillator (84) zur Abgabe eines Referenz-Oszillatorsignals mit einer bestimmten Referenzfrequenz, einem zweiten Frequenzteiler (81) zur Teilung der Referenzfrequenz in Abhängigkeit von einem Empfangsart-Umschaltsignal, einer Phasenvergleichsschaltung (83, 88) zum Vergleich der von den Frequenzteilern (71, 81) abgegebenen Signale zur Erzeugung einer Abstimmspannung für den spannungsgesteuerten Oszillator (29, 45), wobei die Verstärkung KD der Phasenvergleichsschaltung (83, 88) zur Optimierung des Phasenrauschens einstellbar ist.
申请公布号 WO0101573(A1) 申请公布日期 2001.01.04
申请号 WO2000DE02066 申请日期 2000.06.26
申请人 INFINEON TECHNOLOGIES AG;MUSCHALLIK, CLAUS;PFLAUM, BERND;LANG, HEINZ 发明人 MUSCHALLIK, CLAUS;PFLAUM, BERND;LANG, HEINZ
分类号 H03L7/093;H03J5/02;H03J5/24;H03L7/089;H03L7/183;H04L27/00;H04L27/26;H04N5/44;H04N5/455;(IPC1-7):H03J5/02;H03L7/18 主分类号 H03L7/093
代理机构 代理人
主权项
地址
您可能感兴趣的专利