| 主权项 |
1.一种记忆体单胞配置,其特征为:-其中设置一些基本上是平行延伸之字线以及一些基本上是平行延伸之位元线,字线和位元线则互相垂直而延伸,-在字线和位元线之间连接有电阻,其欧姆数较字线和位元线者还大,-位元线分别与读取放大器相连接,各条位元线上之电位藉由读取放大器可调整成一种参者电位置在读取放大器上可测得一种输出信号。2.如申请专利范围第1项之记忆体单胞配置,其中读取放大器具有一种回授式之运算放大器。3.如申请专利范围第1或第2项之记忆体单胞配置,其中电阻値之第一电阻和第二电阻。4.如申请专利范围第1或第2项之记忆体单胞配置,其中-设有半导体层结构,其含有字线,位元线和电阻,-在字线和位元线之间配置一层隔离层,-在字线和位元线之交叉点处配置一个接触孔,字线和位元线之间连接一个电阻且此电阻是制作在接触孔中。5.如申请专利范围第1或第2项之记忆体单胞配置,其中字线之数目较位元线之数目还多。6.一种记忆体单胞配置之制造方法,其特征为:-在基体之表面上形成一些基本上是平行延伸之字线和一些基本上是平行延伸之位元线以及一个隔离层,其中字线垂直于位元线而延伸且隔离层是配置在字线和位元线之间,-在字线和位元线之间各预定之交叉点处于上述之隔离层中开启(open)一些接触孔,电阻在接触孔制成,电阻连接在各别之位元线和各别之字线之间且其欧姆値较位元线及字线者还大,-项产生一种读取放大器,其分别与一条位元线相连接,各条位元线上之电位可藉由试取放大器而调整成一种参者电位,输出信号可在读取放大器上测得。7.如申请专利范围第6项之方法,其中电阻含有材料Al2O3,SiO2,多晶矽或不定形矽中至少一种材料。8.如申请专利范围第6或第7项之方法,其中-为了形成字线首先须产生一种辅助结构,其具有条形之元件,-以基本上是保形(conform)之边缘覆盖方式来产生一种导电层,-藉由选择性地对辅助结构进行非等向性之蚀刻而形成导电性间隔层形式之由上述导电层所构成之字线。图式简单说明:第一图记忆体单胞配置之结构,其中逻辑値0和1是藉由不同之电阻来达成。第二图记忆体单胞配置之一部份,其中逻辑値0和1是藉由〝不形成接触孔〞或形成一种具有电阻之接触孔来达成。第三图和第四图形成记忆体单胞配置时所用之制造步骤,其系使用导电性间隔层作为字线。 |
