相位比较器及数字式相位同步电路

摘要

本发明涉及一种相位比较器及一数字相位同步电路。设输入RF信号的重放同步时钟信号的重复周期为T时,延迟元件(11)可将RF信号延时nT,由减法器(12)从延迟元件(11)所输出的RF信号D(t－nT)减去现在时刻的RF信号D(t)。判定电路(13)由RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT),判定现在时刻的RF信号D(t)是在上升沿点或下降沿点中何种状态。信号处理电路(14),由前述判定电路(13)的判断结果及所述减法器(12)的相减结果,检测重放同步时钟信号相对于输入RF信号,是处于超前相位或滞后相位中哪一种状态,并将检测结果输出作为相位误差信号。由此,可消除RF信号中DC偏移的影响,且提高数字相位同步电路的导入特性。

主权项

1.一种相位比较器，在扫描记录数字数据的记录媒体，由所述记录媒体所得到的RF信号产生用于重放数字数据的重放同步时钟信号时，将所述RF信号变换成数字RF信号，并检测所述数字RF信号的基准点与所述重放同步时钟信号的相位误差；其特征在于，它包括：延迟元件，设所述RF信号的最大频率为f，而所述重放同步时钟信号的重复周期为T(T≤1/(2f))时，该延迟元件使所述数字RF信号延时nT(n为整数)；减法器，从所述延迟元件输出的数字RF信号D(t-nT)减去现在时刻的数字RF信号D(t)；判定电路，由现在时刻的数字RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字RF信号D(t)处于上升沿点或下降沿点中何种状态；信号处理电路，由所述判定电路的判定结果及所述减法器的相减结果D(t-nT)-D(t)，检测所述重放同步时钟信号相对于输入RF信号，是处于超前相位或滞后相位中的哪一种状态，并将该检测结果输出作为相位误差信号。