| 摘要 |
<p>SE PRESENTA UN CIRCUITO DECODIFICADOR EN QUE LOS ERRORES DE DATOS NO SE PROPAGAN AL SIGUIENTE BLOQUE DE DCT Y QUE TIENE LA SIGUIENTE CONFIGURACION. EN RESPUESTA A UNA SEÑAL DE REINICIALIZACION PARA UN PROCESO DE DECODIFICACION, UN CONTADOR DE MARCHA ATRAS LEE UN NUMERO DE PROCESO ESTABLECIDO EN UNA UNIDAD DE ESTABLECIMIENTO DE NUMEROS DE PROCESO 12 Y CUENTA HACIA ATRAS EL NUMERO DE PROCESO SEGUN LOS IMPULSOS DE RELOJ INTRODUCIDOS. UN COMPARADOR 14 COMPARA LA CUENTA DEL CONTADOR DE MARCHA ATRAS 13 Y LOS DATOS MEZCLADOS DISTINTOS DE CERO/DE SERIE CERO EN UNA TABLA DE CONSULTA 2 Y EMITE UNA SEÑAL A < B SI LOS ULTIMOS SON MAYORES. LA SEÑAL DE A < B ES ENVIADA A UNA COMPUERTA OR 15 Y A UNA COMPUERTA NAND 16 Y ES DE NIVEL H, DESPLAZA POR LA FUERZA LA SEÑAL DISTINTA DE CERO/DE SERIE CERO AL NIVEL H Y ENVIA LA SEÑAL A UN CONTADOR HACIA ADELANTE 8 Y A UNA COMPUERTA OR 11. AL MISMO TIEMPO, LAS SALIDAS DE LA COMPUERTA NAND 16 Y DE LA COMPUERTA OR 15 SE MULTIPLICAN LOGICAMENTE Y SE ENVIAN A UN GRUPO DECOMPUESTAS AND 5, QUE SUSTITUYE A LOS DATOS DE SERIE CERO Y A LOS DATOS DISTINTOS DE CERO "0".</p> |
