| 摘要 |
<p>무조정으로 또한 지연량의 가변 범위를 고대역으로 하며, psec승의 분해능을 갖는 고정밀도인 지연 회로를 실현한다. 지연셀(40, 41)을 복수단 링크 상태로 접속한 VCO(4), VCO(4)의 출력 신호와 기준 신호 RFCK의 각 분주 신호를 입력하여 양 신호의 위상을 비교하는 위상 비교기(7), 및 위상 비교기에서 검출된 위상차에 대응한 제어 전압 Vt를 VCO(4)에 공급하는 저역 필터(8)에 의해 PLL 회로(3)를 구성함과 동시에, 입력 신호를 지연시켜서 출력하는 지연 라인(2)을 VCO의 지연셀과 동일한 구성의 지연셀(40)을 복수단 접속하여 구성하며, 각 지연셀에 저역 필터(8)로부터의 제어 전압 Vt를 공급한다.</p> |
