| 主权项 |
1.一种耙式(RAKE)接收器,用于多重路径环境中可采用的直接序列展频接收器,该耙式(RAKE)接收器包括一种通道匹配滤波器,其中,收到的复数个直接扩展晶片码字会供应给该通种道匹配滤波器滤;一码字关联仪,其与该通道匹配滤波器一起耦合在信号处理路径中,该码字关联仪单元包括复数个关联仪,分别用于检测不同的复数个直接扩展晶片的码字;一峰値能量检波器,用于选择来自该码字关联仪的最大输出,作为要分别传送的码字;以及,一决定回馈等化器,其耦合在该通道匹配滤波器与该码字关联仪的该信号处理路径中。2.如申请专利范围第1项之耙式(RAKE)接收器,其中该决定回馈等化器包括一多分接头有限脉冲响应(FIR)滤波器,该多分接头有限脉冲响应(FIR)滤波器包括复数个前馈抽头分接头,透过该等前馈抽头分接头于差动组合器中将一信号传输路径与一组回馈分接头的输出组合在一起,该差动组合器的输出耦合到一晶片决定单元,该晶片决定单元具有一输出耦合到该回馈分接头集。3.如申请专利范围第2项之耙式(RAKE)接收器,其中该通道匹配滤波器的输出耦合到一差动组合器,用以接收作为一多重路径通道脉冲响应的一后游标表示的回波信号,该差动组合器的输出耦合到该码字关联仪,该等码字关联仪的一输出耦合到一码字决定运算器,其运件操作用以根据各别收到之码字中所有直接扩展晶片的内容来产生有关要传送什麽码字的决定,该码字决定运算器产生的该决定偶合到一传送码字合成器,用以全成晶片内容的复本及有关要传送之码字之决定的相位资讯,以及一有限脉冲响应滤波器,用以卷积具有该通道脉冲响应的一估计的合成复本,并藉由产生该后游标表示的回波信号,以及,设定该决定回馈等化器的组态配置,以便将一第一码字减少能量的泄放到另一码字的能量。4.如申请专利范围第3项之耙式(RAKE)接收器,其中该通道匹配滤波器耦合到一差动组合器,用以接收作为一多重路径通道脉冲响应的一后游标表示的回波信号,该差动组合器的输出耦合到该码字关联仪,该码字关联仪的一输出耦合到一码字决定运算器,其运件操作用以根据各别收到之码字中所有直接扩展晶片的内容来产生有关要传送什麽码字的决定,该码字决定运算器产生的该决定偶合到一传送码字合成器,用以全成晶片内容的复本及有关要传送之码字之决定的相位资讯,以及一有限脉冲响应滤波器,用以卷积具有该通道脉冲响应的一估计的合成复本,并藉由产生该后游标表示的回波信号,其中,最好设定该决定回馈等化器的组态配置,以便降低一各别码字晶片内的能量模糊。5.如申请专利范围第4项之耙式(RAKE)接收器,其中通过各别的码字关联仪之信号处理分路的组态配置设定成以差动方式组合所有晶片的内容,该所有的晶片分别与不同结合码字集回馈分接头之一组成各收到之码字,该等码字关联仪包括复数个码字关联仪统计资料分路,各分路与一种不同的码字结合,其中连续收到之码字晶片集耦合到各分路,一各别码字关联仪分路的组态配置设定成以差动方式将收到之信号与一FIR滤波器回馈分接头集的输出组合在一起,该FIR滤波器回馈分接头集合成各别的码字晶片集的一多重路径脉冲响应,以便产生该码字晶片集的一后游标多重路径回波的表示。6.如申请专利范围第5项之耙式(RAKE)接收器,其中该码字关联仪包括复数个码字关联仪统计资料分路,各分路与一种不同的码字结合,其中连续收到之码字晶片集耦合到各分路,一各别的码字关联仪分路包括一有限脉冲响应滤波器及一各别的码字关联仪,并将该各别码字关联仪分路的组态配置设定成从各个码字关联仪的一接收信号关联仪路径下游减去一各别的FIR回馈滤波器分接头集,该码字关联仪包括一快速Walsh结构。7.一种处理收到之码字之方法,该等收到之码字包括复数个直接序列展频晶片,该方式包括下列步骤:(a)将复数个直接序列展频晶片的该等收到之码字耦合到通道匹配滤波器的信号路径排列、一决定回馈等化器、以及一码字关联仪,该码字关联仪包括复数个关联仪,分别用以检测复数个直接扩展晶片的不同码字;(b)从该码字关联仪选择最大输出做为各别传送的码字;以及(c)设定该决定回馈等化器的组态配置,以使用另一码字的能量来降低一第一码字内能量的泄放,或设定该决定回馈等化器的组态配置,以便降低各别码字晶片内之能量的模糊。8.一种用以在多重路径环境中采用之直接序列展频接收器之信号处理结构,该信号处理结构包括以级联方式排列的一波道匹配滤波器;以及,一码字关联仪,收到的复数个直接扩展晶片码字会供应到该码字关联仪,用以从该等复数个直接扩展晶片之码字的传送站产生与多传输路径关联的各别脉冲;一峰値能量检波器,用于选择来自该码字关联仪的最大输出,作为要分别传送的码字;以及,一决定回馈等化器,其耦合在以级联方式排列之该通道匹配滤波器与该码字关联仪的信号处理路径中。9.如申请专利范围第8项之信号处理结构,其中耦合该通道匹配滤波器,用以接收该等码字,该等码字包括复数个直接扩展晶片,并且,该决定回馈等化器包括一个晶片决定型等化器,其耦合在该通道匹配滤波器输出与该码字关联仪输入之间的信号处理路径中,该晶片决定型等化器通道包括一多分接头有限的脉冲响应(FIR)滤波器结构,其包括复数个前馈分接头,透过该等前馈抽头分接头于差动组合器中将一信号传输路径与该组回馈分接头的输出组合在一起,该差动组合器的输出耦合到一晶片决定单元,该晶片决定单元具有一输出耦合到该回馈分接头集,并且,最好耦合该通道滤波器,用以该等含有复数个直接扩展晶片之收到的码字,以及,该决定回馈等化器包括一码字型码字型等化器,其耦合到从该通道匹配滤波器到该等码字关联仪的信号处理路径中。10.如申请专利范围第9项之信号处理结构,其中该通道匹配滤波器的输出耦合到一差动组合器,用以接收作为一多重路径通道脉冲响应的一后游标表示的回波信号,该差动组合器的输出耦合到该码字关联仪,该等码字关联仪的一输出耦合到一码字决定运算器,其运件操作用以根据各别收到之码字中所有直接扩展晶片的内容来产生有关要传送什麽码字的决定,该码字决定运算器产生的该决定偶合到一传送码字合成器,用以全成晶片内容的复本及有关要传送之码字之决定的相位资讯,以及一有限脉冲响应滤波器,用以卷积具有该通道脉冲响应的一估计的合成复本,并藉由产生该后游标表示的回波信号,以及,设定该决定回馈等化器的组态配置,以便将一第一码字减少能量的泄放到另一码字的能量。图式简单说明:第一图显示有关一种室内WLAN系统的多重路径失真功率延迟剖面图;第二图图示一种室内WLAN系统的一种减少的复杂性例子,该WLAN系统在一种发射器站台与接收器站台之间具有复数个反射器;第三图图示一种常规的耙式(RAKE)接收器;第四图显示第三图的耙式(RAKE)接收器,在该第三图中以通道匹配滤波器完成的操作规则及码字关联仪被反向;第五图显示经由一种多重路径WLAN通道传送的一序列的限制晶片长度码字的一部份;第六图图示一种耙式(RAKE)接收器,该接收器具有透过相连之多重路径组合滤波器及码字关联仪的埋入信号处理路径的一种决定回馈等化器;第七图图示一种决定回馈等化器;第八图说明第六图的耙式(RAKE)接收器包括第七图的决定回馈等化器结构;第九图显示一种多重路径响应特性;第十图图示一种DFE埋入信号处理结构供取消多重路径类码字间干扰(ISI);第十一图图示一种耙式(RAKE)接收器的一种常规码字关联仪;第十二图图示一种信号处理结构供移除一种码字关联仪的后游标多重路径失真上游;及第十三图图示一种信号处理结构供移除一种码字关联仪的后游标多重路径失真下游。 |
