| 摘要 |
<p>디지털 PLL 회로는 제 1 디지털 PLL 회로, 상기 제 1 PLL 회로의 출력과 동일한 주파수와 다른 위상을 가진 복수의 신호를 생성하는 신호 생성 회로와 상기 신호 생성 회로로부터 신호를 선택할 수 있는 신호 절환 회로, 상기 신호 절환 회로의 출력 신호를 분주하는 분주 회로, 상기 분주 회로로부터의 기준 및 출력 신호로 사용되는 신호 사이의 위상을 비교하는 위상 비교 회로, 상기 위상 비교 회로의 위상차를 검출하는 업/다운 카운터와 상기 업/다운 카운터와 상기 신호 절환 회로 사이에 설치된 디지털 필터로 형성되어, 상기 업/다운 카운터로부터의 출력에 기초하여 상기 신호 생성 회로로부터의 신호를 선택하도록 하는 제 2 PLL 회로로 구성된다.</p> |
