发明名称 Semiconductor Memory Device Incorporating Redundancy Memory Cells Having Uniform Layout
摘要 <p>복수의 버스라인 (RWB0, RWB2,...), 복수의 정상 메모리셀 어레이 (1-0, 1-1,...), 상기 정상 메모리셀 어레이로부터 판독된 데이터를 증폭하는 복수의 정상 데이터 증폭기 (8-0, 8-1,...), 복수의 리던던시 메모리셀 어레이 (2-0, 2-1,...), 및 상기 리던던시 메모리셀 어레이 중의 하나에 각각 연결되어 있고, 상기 리던던시 메모리셀 어레이로부터 판독된 데이터를 증폭하는 리던던시 데이터 증폭기 (10-0, 10-1,..) 를 포함하는 반도체메모리장치에 있어서, 복수의 제 1 버스 셀렉터 (12-0, 12-1,...) 가 상기 정상 데이터 증폭기와 상기 버스라인에 각각 연결되어, 상기 정상 데이터 증폭기와 상기 버스라인을 선택적으로 연결한다. 또한, 복수의 제 2 버스 셀렉터 (11'-0, 11'-1,...) 가 상기 리던던시 데이터 증폭기와 상기 버스라인에 각각 연결되어, 상기 리던던시 데이터 증폭기와 상기 버스라인을 선택적으로 연결한다.</p>
申请公布号 KR19990072563(A) 申请公布日期 1999.09.27
申请号 KR19990004696 申请日期 1999.02.10
申请人 null, null 发明人 스기바야시다다히꼬
分类号 G11C29/04;G11C29/00 主分类号 G11C29/04
代理机构 代理人
主权项
地址