发明名称 SEMICONDUCTOR ELEMENT SUBSTRATE METHOD FOR MANUFACTURING SAME AND SEMICONDUCTOR DEVICE
摘要 금속판의 제1면에 반도체 소자 탑재부, 반도체 소자 전극 접속 단자, 배선, 외부 프레임부 및 슬릿을 형성하기 위한 제1 포토레지스트 패턴을 형성하는 공정과, 상기 금속판의 제2면에 외부 접속 단자, 상기 외부 프레임부 및 상기 슬릿을 형성하기 위한 제2 포토레지스트 패턴을 형성하는 공정과, 상기 금속판의 일부인 금속편과 상기 외부 프레임부의 네 구석이 연결되도록 상기 슬릿을 하프 에칭에 의해서 형성하는 공정과, 상기 금속판의 상기 제2면에 복수의 오목부를 형성하는 공정과, 상기 슬릿에 들어가지 않도록 상기 복수의 오목부에 수지를 주입하고 경화시켜 수지층을 형성하는 공정과, 상기 금속판의 상기 제1면을 에칭하여 상기 반도체 소자 탑재부, 상기 외부 접속 단자와 전기적으로 접속되는 상기 반도체 소자 전극 접속 단자, 및 상기 외부 프레임부를 형성하는 공정을 포함하는 반도체 소자 기판의 제조 방법이다.
申请公布号 KR101640625(B1) 申请公布日期 2016.07.18
申请号 KR20117023494 申请日期 2010.03.08
申请人 도판 인사츠 가부시키가이샤 发明人 도다, 준꼬;마니와, 스스무;쯔까모또, 다께히또
分类号 H01L23/12;H01L23/50 主分类号 H01L23/12
代理机构 代理人
主权项
地址
您可能感兴趣的专利