| 主权项 |
1.一种在半导体基板上利用填有氧化矽之浅沟槽来制造MOSFET元件的方法,其步骤系包含:在该半导体基板上成长一层第一氧化矽层;在该第一氧化矽层上沉积一层氮化矽层;在该氮化矽层上涂布一层第一正光阻层;在该第一正光阻层上,以一道第一曝光光罩显影出窄小和宽大的特征;以该第一光阻层内窄小和宽大的特征作为光罩,利用非均向性的乾蚀刻在该氮化矽层内制造出该窄小和宽大的特征,并继续该非均向性的乾蚀刻,而在该半导体基板上制造出窄小和宽大的浅沟槽;去除该第一正光阻层;沉积一层第二氧化矽层,完全填满该窄小的浅沟槽,也完全填满该宽大的浅沟槽,形成高低不一的表面,其中覆盖在填满氧化矽之窄小沟槽上与窄小沟槽之间的间隔上的第二氧化矽层较厚,而覆盖在该宽大沟槽上的第二氧化矽层较薄;在该第二氧化矽层上涂布一层负光阻层;利用该第一曝光光罩,在该负光阻层直接对准该宽大沟槽的区域内,显影出宽大的负光阻栓柱;在该负光阻栓柱上、并在该覆盖于填满氧化矽之窄小沟槽上与窄小沟槽之间的间隔上的第二氧化矽厚层上,涂布一层第二正光阻层;对该第二正光阻层进行烘烤,形成平坦的表面;以乾蚀刻进行平坦化,去除该第二正光阻层和该负光阻栓柱,露出该填有氧化矽之宽大沟槽的顶面,并以乾蚀刻去除该第二正光阻层和该第二氧化矽的厚层,露出该填有氧化矽之窄小沟槽的顶面,并且露出位于该填有氧化矽之窄小沟槽之间的该氮化矽层的顶面;去除该氮化矽层;去除该第一氧化矽层;成长一层第三氧化矽层,作为闸极绝缘层;沉积一层复晶矽层;制定该复晶矽层的图案,在该填有氧化矽之窄小沟槽之间的闸极绝缘层上,形成一个复晶矽闸极结构;将第一导电性的杂质,植入在该填有氧化矽之窄小沟槽之间、未经该复晶矽闸极结构覆盖的半导体基板内,形成淡掺杂的源极与汲极区;沉积一层第四氧化矽层;对该第四氧化矽层进行非均向性的乾蚀刻,在该复晶矽闸极结构的侧面上形成绝缘的空间子;并且将第二导电性的杂质,植入在该填有氧化矽之窄小沟槽之间、未经该复晶矽闸极结构覆盖、也未经该绝缘空间子覆盖的半导体基板内,形成浓掺杂的源极与汲极区。2.根据申请专利范围第1项的方法,其中该窄小的沟槽是以RIE制程形成的,所用蚀刻剂为HBr-Cl2-O2,深度约为4000至6000埃,宽度约为0.18至100微米,该窄小沟槽之间用来制作该MOSFET元件的间隔宽度约为0.18至100微米。3.根据申请专利范围第1项的方法,其中该宽大的沟槽是以RIE制程形成的,所用蚀刻剂为HBr-Cl2-O2,深度约为4000至6000埃,宽度约为5至100微米。4.根据申请专利范围第1项的方法,其中该用来填满该窄小与宽大沟槽的第二氧化矽层是以LPCVD制程形成的,温度约在550至750℃,厚度约为5000至7000埃,并以四乙基矽酸盐作为反应物。5.根据申请专利范围第1项的方法,其中覆盖在该窄小沟槽之间隔上的氧化矽厚层,与覆盖在该宽大沟槽上之氧化矽薄层,彼此的高低差约在5000至7000埃之间。6.根据申请专利范围第1项的方法,其中该负光阻栓柱是在模焦(de-focus)的条件下形成的,只形成宽度约大于1.0微米的负光阻栓柱。7.根据申请专利范围第1项的方法,其中该第二正光阻的烘烤温度约在200至250℃之间。8.根据申请专利范围第1项的方法,其中对该用来填满该窄小沟槽与该宽大沟槽的第二氧化矽层所进行的RIE平坦化,是以CHF3-CF4-Ar作为蚀刻剂,并且氧化矽与光阻的蚀刻选择率约为1:1。9.根据申请专利范围第1项的方法,其中该复晶矽闸极结构的宽度约在0.18到1.0微米之间。10.根据申请专利范围第1项的方法,其中该制作在该窄小沟槽之间的MOSFET元件,其通道长度约在0.18到1.0微米之间。11.一种在半导体基板上,利用填有氧化矽之窄小浅沟槽与宽大浅沟槽来制造次微米MOSFET元件的方法,在该半导体基板上较低的区域内填上负光阻栓柱后,再以乾蚀刻制程,对该填有氧化矽之窄小浅沟槽与宽大浅沟槽进行平坦化,其步骤系包含:在该半导体基板上成长一层第一氧化矽层,作为氧化垫层;在该第一层氧化垫层上沉积一层氮化矽层;在该氮化矽层上涂布一层第一正光阻层;在该第一正光阻层上,以一道浅沟槽曝光光罩显影出窄小和宽大的特征;透过该第一光阻层内窄小和宽大的特征,利用非均向性的乾蚀刻制程蚀刻该氮化矽层、该氧化垫层与该半导体基板,而在该半导体基板上制造出窄小和宽大的浅沟槽;去除该第一正光阻层;沉积一层第二氧化矽层,完全填满该窄小的浅沟槽,也完全填满该宽大的浅沟槽,形成高低不一的表面,其中覆盖在填满氧化矽之窄小沟槽上与窄小沟槽之间的间隔上的第二氧化矽层较厚,而覆盖在该宽大沟槽上的第二氧化矽层较薄;在该第二氧化矽层上涂布一层负光阻层;利用该浅沟槽曝光光罩,在该负光阻层直接对准该宽大沟槽的区域内,显影出宽大的负光阻栓柱;在该负光阻栓柱上、并在该覆盖于填满氧化矽之窄小沟槽上与窄小沟槽之间的间隔上的第二氧化矽厚层上,涂布一层第二正光阻层;对该第二正光阻层进行烘烤,形成平坦的表面;以乾蚀刻进行平坦化,去除该第二正光阻层和该负光阻栓柱,露出该填有氧化矽之宽大沟槽的顶面,并以乾蚀刻去除该第二正光阻层和该第二氧化矽的厚层,露出该填有氧化矽之窄小沟槽的顶面,并且露出位于该填有氧化矽之窄小沟槽之间的该氮化矽层的顶面;去除该氮化矽层;去除该氧化垫层;成长一层第三氧化矽层,作为闸极绝缘层;沉积一层复晶矽层;制定该复晶矽层的图案,在该填有氧化矽之窄小沟槽之间,形成一个次微米宽的复晶矽闸极结构;将第一导电性的杂质,植入在该填有氧化矽之窄小沟槽之间、未经该次微米宽之复晶矽闸极结构覆盖的半导体基板内,形成淡掺杂的源极与汲极区;沉积一层第四氧化矽层;对该第四氧化矽层进行非均向性的乾蚀刻,在该次微米宽的复晶矽闸极结构侧面上形成绝缘的空间子;并且将第二导电性的杂质,植入在该填有氧化矽之窄小沟槽之间、未经该次微米宽之复晶矽闸极结构覆盖、也未经该绝缘空间子覆盖的半导体基板内,形成浓掺杂的源极与汲极区。12.根据申请专利范围第11项的方法,其中该窄小的沟槽是以RIE制程形成的,所用蚀刻剂为HBr-Cl2-O2,深度约为4000至6000埃,宽度约为0.18至100微米,该窄小沟槽之间用来制作该次微米MOSFET元件的间隔宽度约为0.18至100微米。13.根据申请专利范围第11项的方法,其中该宽大的沟槽是以RIE制程形成的,所用蚀刻剂为HBr-Cl2-O2,深度约为4000至6000埃,宽度约为5至100微米。14.根据申请专利范围第11项的方法,其中该用来填满该窄小与宽大沟槽的第二氧化矽层是以LPCVD制程形成的,温度约在550至750℃,厚度约为5000至7000埃,并以四乙基矽酸盐作为反应物。15.根据申请专利范围第11项的方法,其中覆盖在该窄小沟槽之间隔上的氧化矽厚层,与覆盖在该宽大沟槽上之氧化矽薄层,彼此的高低差约在5000至7000埃之间。16.根据申请专利范围第11项的方法,其中该负光阻栓柱是在模焦(de-focus)的条件下形成的,只形成宽度约大于1.0微米的负光阻栓柱。17.根据申请专利范围第11项的方法,其中该第二正光阻的烘烤温度约在180至250℃之间。18.根据申请专利范围第11项的方法,其中对该用来填满该窄小沟槽与该宽大沟槽的第二氧化矽层所进行的RIE平坦化,是以CHF3-CF4-Ar作为蚀刻剂,并且氧化矽与光阻的蚀刻选择率约为1:1。19.根据申请专利范围第11项的方法,其中该次微米宽的复晶矽闸极结构的宽度约在0.18到1.0微米之间。20.根据申请专利范围第11项的方法,其中该制作在该窄小沟槽之间的次微米MOSFET元件,其通道长度约在0.18到1.0微米之间。图式简单说明:第一图至第五图的半导体元件剖面图,说明本发明的各个制作步骤,以便在半导体基板上形成许多填有绝缘体较窄小的浅沟槽和较宽大的浅沟槽,其中窄小的浅沟槽之间有较窄的间隙,宽大的浅沟槽之间则有较宽的间隔。第六图至第七图的半导体元件剖面图,则说明本发明的后续步骤,以便在填有绝缘体之窄小浅沟槽间的窄小间隔内,形成次微米大小的MOSFET元件结构。 |
