| 主权项 |
1.一种积体电路晶片老化试验用基板,包括一个有 复数贯 通孔的本体;复数的金属线形成于本体之一表面上 ,而且 电气上连接于各相对应的积体电路晶片的接合衬 垫;及复 数的脚端,各自插入于相对应的贯通孔内,以电气 上连接 于各自相对应的金属线,复数的脚端从形成有金属 线的基 板表面相对的另一表面突出而连接于外部电气端 子。2.如申请专利范围第1项所述之基板,其中所述 本体为一 有机物质。3.如申请专利范围第1项所述之基板,其 中所述本体为一 陶瓷物质。4.如申请专利范围第1项所述之基板,其 中所述金属线系 由一种选自一群包含铜,金与镍中的金属材料所制 成者。5.如申请专利范围第1项所述之基板,其中所 述贯通孔所 具有的直径大约为2540um至3810um。6.如申请专利范 围第4项所述之基板,其中所述金属线系 由铜所制成,各金属线的厚度为大约4.4um至35um。7. 如申请专利范围第4项所述之基板,其中所述金属 线系 由镍所制成,各金属线的厚度为大约0.5um至6.0um。8. 如申请专利范围第4项所述之基板,其中所述金属 线系 由金所制成,各金属线的厚度为大约0.2um至3.0um。9. 一种制造已知优异基片之方法,其步骤包括:提供 一基 板,有复数的金属线形成于其一表面上,及复数的 导电性 脚端从该基板的另一表面突出且电气上连接于该 等金属线 ;形成一可粘性薄膜,其熔点高于已知优异基片正 常工作 温度者于有金属线的表面上;将一具有复数的接合 衬垫于 其上,又有复数的凸起形成于各对应的接合衬垫上 的积体 电路晶片藉可粘性薄膜粘接于基板上,而使该等凸 起各对 准于相对应之金属线;举行积体电路晶片的老化试 验;及 藉由粘性薄膜的气化自基板分离该积体电路晶片 。10.如申请专利范围第9项所述之方法,其中所述 可粘性薄 膜系属各向异性的导电性薄膜。11.如申请专利范 围第9项所述之方法,其中所述可粘性薄 膜具有大约150℃或小于150℃的玻璃转化温度。12. 如申请专利范围第9项所述之方法,其中所述粘接 该积 体电路晶片于基板的步骤包含:积体电路晶片定位 于该可 粘性薄膜上,保持该积体电路晶片的凸起面对基板 的金属 线而与基板上金属线对准的状态;及在可粘性薄膜 玻璃转 化温度或小于此温度下向下加压于该积体电路晶 片。13.如申请专利范围第9项所述之方法,其中所 述自基板分 离该积体电路晶片的步骤系将带有该晶片的基板 曝露于高 于该可粘性薄膜玻璃转化温度的非活性气体外气 中以完成 之。14.如申请专利范围第9项所述之方法,其中所 述自基板分 离该积体电路晶片的步骤系将热从附着于基板的 该晶片的 背面以一具有温度高于该可粘性薄膜玻璃转化温 度的热杆 传导于该可粘性薄膜以完成之。15.如申请专利范 围第13项所述之方法,其中所述非活性( 惰性)气体为具有温度大约在170℃至200℃的氮气。 16.如申请专利范围第14项所述之方法,其中所述热 杆具 有的温度大约为190℃至210℃。17.一种制造已知优 异基片之方法,其步骤包括:提供一 基板,有复数的金属线形成于其一表面上,及复数 的导电 性脚端从该基板的另一表面突出且电气上连接于 该等金属 线;将具有复数的接合衬垫,复数的形成于接合衬 垫上的 导电性元件及形成于导电性元件上而具有温度高 于已知优 异基片正常工作温度的复数的含有焊鍚金属的积 体电路晶 片接合于有金属线形成的表面上,俾使该等接合衬 垫电气 上连接于基板上的金属线;进行积体电路晶片的老 化试验 ;及藉熔化含有焊鍚金属白基板分离该积体电路晶 片。18.如申请专利范围第17项所述之方法,其中所 述导电性 元件系由一种选自一群包含Au,Pb+Sn,Cu,Au+Pb++ Sn,Au+Sn,及Cu+Pb+Sn的金属材料所制成。19.如申请专 利范围第17项所述之方法,其中所述各导电 性元件形状为球型。20.如申请专利范围第19项所 述之方法,其中所述形成球 型的各导电性元件具有的高度大约为20um至100um。 21.如申请专利范围第19项所述之方法,其中所述形 成球 型的各导电性元件具有的直径大约为50um至100um。 22.如申请专利范围第17项所述之方法,其中所述含 有焊 鍚金属各具有一选自群包含62重量%/Sn/34重量%Pb/2 重量 Ag,62重量%/,Sn/34重量%Pb/2重量%In,及63重量%/Sn/ 37重量%Pb所组成之金属材料。23.如申请专利范围 第17项所述之方法,其中所述含有焊 鍚金属各具有大约170℃至185℃的熔点。24.如申请 专利范围第17项所述之方法,其中所述积体电 路晶片粘接于基板的步骤包含:将积体电路晶片定 位于该 基板上,保持该含有焊鍚金属面对相对应的基板金 属线, 而各自对准于相对应之基板之金属线;及在该含有 焊鍚金 属的熔点或低于此熔点的温度下向下加压于该积 体电路晶 片。25.如申请专利范围第17项所述之方法,其中所 述自基板 分离该积体电路晶片的步骤系将带有该晶片的基 板曝露于 高于该含有焊鍚金属熔点温度的惰性气体外气中 以完成之 。26如申请专利范围第17项所述之方法,其中所述 自基板 分离该积体电路晶片的步骤系将热从附着于基板 的该晶片 的背面一具有温度高于该含有焊鍚金属熔点的热 杆传导于 该含有焊鍚金属之完成之。27如申请专利范围第25 项所述 之方法,其中所述惰性气体为具有温度大约在170℃ 至200 ℃的氮气。28如申请专利范围第26项所述之方法, 其中所 述热杆具有的温度大约为190℃至210℃。图式简单 说明: 第一图A为本发明实施例的积体电路晶片老化试验 用的基 板侧视图;第一图B为第一图A的基板顶视图,其中包 含复 数的金属线附装于基板本体上;第二图为本发明之 制造已 知优异基片之方法中第一实施例所用积体电路晶 片的侧视 图;第三图为表示含有导电性粒子的积层树脂形成 于第1 图的基板上的侧视图;第四图为第三图所示基板的 侧视图 ,基板上附装有积体电路晶片;第五图为本发明之 制造已 知优异基片之方法中第二实施例所用积体电路晶 片的侧视 图;第六图为解释在第五图之晶片上形成含有焊鍚 之金属 的方法说明图;第七图为表示第一图A之粘接有第 六图之 晶片的基板侧视图。 |
