| 主权项 |
1.一种压控振荡器(VCO),用于一用以时脉增加之锁相回路,例如用以从一包含未知相位的数位资料之资料流输入回复资料脉冲,包含数个VCO级,每一级系被实施为一差动放大器,该放大器负载系由两个交互耦合之逻辑闸装置及两个逻辑闸装置所形成该两个逻辑闸装置系连接成二极体,且其中差动输入系提供给一源耦合输入对以及两讯号拉低闸装置。2.如申请专利范围第1项之压控振荡器,其中一逻辑闸装置系被配置以提供一控制电压VCT函数之源偏压电流。3.如申请专利范围第2项之压控振荡器,其中一逻辑闸装置之降低逻辑闸电压增加源电流,其依序地增加振荡频率。4.如申请专利范围第1项之压控振荡器,其中每一VCO级系被提供用以将差动振荡器讯号转换成单端时脉输出之两位准移位器,且其中参照于地端讯号之差动输入系提供给两NMOS装置。5.如申请专利范围第4项之压控振荡器,其中每一个位准移位器被提供以形成一电流镜并提供拉高讯号给输出之两个PMOS装置。6.如申请专利范围第1项之压控振荡器,该压控振荡器系被包含于一数位资料通讯系统之一时脉相位排列器中,包含一具有一相位及频率侦测器资料转移相位侦测器之锁相回路电路,其与一状态机器相互作用以处理资料。图式简单说明:第一图系根据本发明来说明时脉相位排列器方块的一电路图,第二图系根据第一图来说明相位排列器方块的锁相回路的一电路图,第三图是一电路图,用于描述在第二图所示之PLL的VCO,第四图是一电路图,用于描述在第三图所示之VCO的VCO级,第五图是一电路图,用于描述在第四图所示之VCO级的位准移位器,第六图是一电路图,用于描述在第二图所示之PLL的相位和频率侦测器,第七图是一电路图,用于描述在第二图所示之PLL的电流参考电路,第八图是一电路图,用于描述在第二图所示之PLL的充电帮浦,第九图是一电路图,用于描述在第二图所示之PLL的频率分割电路,第十图是一电路图,用于描述在第一图所示之时脉相位排列器方块的时脉产生器,第十一图是一电路图,用于描述在第十图所示之时脉产生器的时脉多工器,第十二图是一电路图,用于描述在第一图所示之时脉相位排列器方块的资料转移相位侦测器,第十三图系描述在第一图所示之时脉相位排列器方块的状态机器设计,第十四图是一图形状态图,用于描述在第十三图所示之状态机器的CONTROL_SM,第十五图是一图形状态图,用于描述在第十三图所示之状态机器的LOCK_SM,第十六图是一图形状态图,用于描述在第十三图所示之状态机器的ACCUMULATOR,及第十七图是一电路图,用于描述包括在第一图中的晶体振荡器之增益级与时脉缓冲器。 |
