| 主权项 |
1.一种半导体记忆电路,具备复数个储存体,该等储存体包含:用以记忆资料的记忆体胞元;及侦测放大器,连接于该记忆体胞元,相应于控制该资料输入输出的列位址闪控,而侦测被选择的字元线及根据该字元线所选择的该记忆体胞元之资料,其特征在于具有:一控制机构,使得该侦测放大器相应于第1及第2侦测放大器活化信号而被活化,因此选定该等储存体之一,其他的储存体为非选择储存体,该非选择储存体当非活性之际保持为基准値,在该选择储存体驱动该侦测放大器之际,因应于该列位址闪控而由该非选择储存体其中之一,将该第1及第2侦测放大器活化信号供给予该选择储存体之侦测放大器,以分别作为第1及第2供给侦测放大器活化信号。2.如申请专利范围第1项之半导体记忆电路,其中该第1供给侦测放大器活化信号系当高値时被活化,该第2供给侦测放大器活化信号系当低値时被活化。3.如申请专利范围第2项之半导体记忆电路,其中该控制机构具有:第1连接部,相应于根据该列位址闪控所产生的连接控制信号而成为动作状态,将该第1供给侦测放大器活化信号供给予该选择储存体之该侦测放大器;及第2连接部,相应于该连接控制信号而成为动作状态,将该第2供给侦测放大器活化信号供给予该选择储存体之该侦测放大器。4.如申请专利范围第3项之半导体记忆电路,其中该第1连接部具有N型电晶体,该第2连接部具有P型电晶体,高値信号加在该N型电晶体上作为该连接控制信号,而低値信号加在该P型电晶体上作为该连接控制信号。5.如申请专利范围第3项之半导体记忆电路,其中:该第1连接部具有第一-第三P型电晶体,该第一及第三P型电晶体其源极与汲极彼此连接于第1连接点,且该第一-第三P型电晶体之闸极处有低値信号加在上面作为其连接控制信号,当该第一及第三P型电晶体导通之际,该第1供给侦测放大器活化信号供给予该非选择储存体之该侦测放大器,当该第二P型电晶体导通之际,电源电压加在该第1连接点上,该第2连接部具有第一-第三N型电晶体,该第一及第三N型电晶体其源极与汲极彼此连接于第2连接点,且该第一-第三N型电晶体之闸极处有高値信号加在上面作为其连接控制信号,当该第一及第三N型电晶体导通之际,该第2供给侦测放大器活化信号供给予该非选择储存体之该侦测放大器,当该第二N型电晶体导通之际,该第2连接点接地。图式简单说明:第一图表示依据本发明之半导体记忆电路的一实例之方块图。第二图系用以说明第一图所示的半导体记忆电路之动作的波形图。第三图为第一图所示的侦测放大器活化信号连接控制电路之一例的电路图。第四图为第一图所示的侦测放大器活化信号连接控制电路之另一例的电路图。第五图表示侦测放大器活化信号连接控制信号(CSA)产生电路之一例。第六图表示习知的半导体记忆电路之方块图。第七图系用以说明第六图所示的半导体记忆电路之动作的波形图。 |
