| 发明名称 |
LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH10256380(A) |
申请公布日期 |
1998.09.25 |
| 申请号 |
JP19970056382 |
申请日期 |
1997.03.11 |
| 申请人 |
MATSUSHITA ELECTRON CORP |
发明人 |
MITSUYASU HIROKO;TANAKA HIROYO;KANETANI TAKESHI;KONISHI SHIGEAKI |
| 分类号 |
H01L21/82;(IPC1-7):H01L21/82 |
主分类号 |
H01L21/82 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
