运算处理装置

摘要

本发明目的是在并联乘法器的部分积加法运算中,减轻符号扩展所伴随的时间性损失。用把4∶2压缩器并排起来的进位保存加法器20构成用于对每一个皆是已用2的补数表示的2进数且具有互不相的权重的4个部分积P0、P1、P2和P3进行加法运算的部分积加法器。在各个4∶2压缩器中,4输入中的W输入呈现最短的传播延迟,而Y和Z输入构成关键路径。

主权项

1.一种运算处理装置，具备有用于对每一个皆已用2的补数的2进数且具有互不相同的权重的多个部分积进行加法运算的部分积加法器，其特征是：上述部分积加法器具备：进位保存加法器，具有多个输入和至少一个输出，用于对上述多个部分积进行进位保存加法运算；逻辑电路，用于为了对上述多个部分积中具有最小的权重的部分积(第1部分积)进行符号扩展，把上述第1部分积的符号位的值与其他部分积的符号位的值之间的多个逻辑运算值设定于比上述第1部分积的符号位高的多个位中，在上述进位保存加法器中，上述多个输入之内的特定的输入在与上述输出之间呈现至少比一个其他的输入短的传播延迟，且把用上述逻辑电路进行了符号扩展的上述第1部分积分配给上述特定的输入。