译码电路

摘要

第一第二移位寄存器1和2分别有4位×N和4位×M级,用于从LSD和MSD起4位4位地储存操作结果的BCD和要译码的BIN数据。D－F/F5储存寄存器1的输出和中间结果,将其输出经第一选择器3供给运算/逻辑电路6。第二选择器4选择寄存器2的输出供给该电路。该电路对寄存器1的数据乘16,将结果加到寄存器2的4位数据上并做进位处理。在移位时钟SCK1的前半周将电路的输出DO存在D－F/F5中,并在后半周存在寄存器1中。寄存器1做一周寄存器2只移位一级。

主权项

1.一种将二进制数据转换为被二进制编码的十进制数据的译码电路，包括：第一移位寄存器，用于从LSD起4位4位地最后储存译码的被二进制编码的十进制数据，该第一移位寄存器具有4位×N级(其中N是任意正整数)，并由第一时钟信号进行移位控制；第二移位寄存器，用于从MSD起4位4位地储存要译码的二进制数据，该第二移位寄存器具有4位×M级(其中M是任意正整数)，并由第二时钟信号进行移位控制，其控制方式是：对于第一移位寄存器中的每N级，在第二移位寄存器中移位一级；运算/逻辑装置，用于周期性地进行译码，其方式是：将从要译码的二进制数据的MSD起顺序选出的每个4位数据乘以16，并将其结果加到后面的4位数据上，从而输出译码的被二进制编码的十进制数据，所述的译码包括：(a)第一过程，将从第一移位寄存器的每个4位数据乘4，并进行十进制校正和进位处理，在第一时钟信号的每一周期的前半周期输出中间结果；(b)第二过程，将所述每个中间结果乘4，并进行十进制校正和进位处理，将结果加到从第二移位寄存器来的4位数据上，以在第一时钟信号的每一周期的后半周期输出要储存在第一移位寄存器中的译码的被二进制编码的十进制数据；以及缓存器，用于暂时储存从运算/逻辑装置输出的每一个中间结果。