| 发明名称 |
METHOD FOR CALCULATING DEGREE OF FREEDOM OF LOGIC FUNCTION MAPPED TO LUT TYPE FPGA AND METHOD FOR OPTIMIZING CIRCUIT WHILE USING DEGREE OF FREEDOM |
| 摘要 |
|
| 申请公布号 |
JPH09297776(A) |
申请公布日期 |
1997.11.18 |
| 申请号 |
JP19960113774 |
申请日期 |
1996.05.08 |
| 申请人 |
NIPPON TELEGR & TELEPH CORP <NTT> |
发明人 |
YAMASHITA SHIGERU;SAWADA HIROSHI;NAGOYA AKIRA |
| 分类号 |
G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
