发明名称 半导体存储装置和使用了该半导体存储装置的电子设备
摘要 一种主字线和位线短路也无短路电流的半导体存储装置。具有多个含有多列的位线对、子字线和正规存储单元的阵列块。还有配设为遍及多个正规存储单元阵列块上的主字线。根据子行地址信号选择一条主字线的主行选择译码器、选择从属于主字线的一条子字线的子行选择译码器。位线对的预充电电路。其中,主行选择译码器具有把低电平激活化的主字线用与已充电的位线相等的电位设定为非激活的第1设定电路。而子行选择译码器具有在主字线为高电平时把子字线变成为非激活的第2设定电路。
申请公布号 CN1154561A 申请公布日期 1997.07.16
申请号 CN96122424.X 申请日期 1996.10.14
申请人 精工爱普生株式会社 发明人 友广靖彦;熊谷敬
分类号 G11C11/413 主分类号 G11C11/413
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 杜日新
主权项 1、一种半导体存储装置,其特征是:具有多个存储单元阵列块,它含有多列的位线对、Nxn行的子字线、配设于上述多列的位线对与上述Nxn行的子字线的各个交叉部分上的多个正规存储单元、且把上述子字线在行方向上分割成多个块而构成;N行的主字线,这是遍及多个上述正规存储阵列块及上述冗余存储单元阵列块上且设有N条的主字线、采用使其中任何一条上述主字线变成激活的办法,就可以选择从属于该一条主字线的n条的上述子字线;主行选择单元,它为多个上述正规存储单元阵列块所共用,并根据主行地址信号选择一条上述主字线;块选择单元,分别设于每一上述正规存储单元阵列块上,并根据块地址信号选择一个上述正规存储单元阵列块,把对已选中的一个上述正规存储单元阵列块内的上述子字线进行选择的子行地址信号进行输出;子行选择单元,分别设于每一上述正规存储单元阵列块上,并从根据上述主行地址信号所选中的一条上述主字线所从属的n条上述子字线中,根据上述子行地址信号选择一条上述子字线;预充电单元,用于对上述多列的一对位线进行预充电。上述主行选择单元用低电位把一条上述主字线设定为激活以选择该一条上述主字线,并用与已充电的上述多列的位线对的电位大体上相等的高电位把其他的上述主字线设定为非激活。
地址 日本东京