匹配滤波器电路

摘要

本发明提供了小规模低功耗的匹配滤波器电路。该电路着眼于扩展码为1比特的数据序列，把输入信号取样保持为时间序列的模拟信号后，用多路转换器将其分为“1”或“-1”序列，通过电容耦合对各个序列信号进行并行加法运算。

主权项

1.匹配滤波器电路，特征在于：具有多个取样保持电路、第1加法单元、第2加法单元和控制电路，其中，取样保持电路具有连接输入电压的开关、连接该开关的输出的第1电容、由连接该第1电容的输出的奇数级MOS反相器构成的第1反相放大单元、把该第1反相放大单元的输出连接到输入端的第1反馈电容，有选择地输出上述第1反相单元的输出或基准电压的第1多路转换器、以和该第1多路转换器的输出相反的选择而输出第1反相放大器输出或基准电压的第2多路转换器，第1加法单元具有连接各取样保持电路的第1多路转换器的输出的多个第2电容、由合并并连接这些第2电容的输出的奇数级MOS反相器构成的第2反相放大单元、以及把该第2反相放大单元的输出连接到输入端的第2反馈电容，第2加法单元具有连接各取样保持电路中第2多路转换器的输出以及第1加法单元的输出的多个第3电容、由合并而且连接这些第3电容的输出的奇数级MOS反相器构成的第3反相放大单元、以及把该第3反相放大单元的输出连接到输入端的第3反馈电容，控制电路闭合上述取样保持电路中某1个上述开关，同时打开其它的开关并且以予定的组合切换各取样保持电路的第1、第2多路转换器。