| 主权项 |
1. 一种半导体装置,包含:半导体基底具有第一元件区域和第二元件区域;绝缘膜形成在半导体基底之第一元件区域上,且具有一端部份延伸至介于第一元件区域和第二元件区域间之半导体基底之区域;导电膜形成在该端部份上,且延伸在绝缘膜和半导体基底上;和接线膜形成在第二元件区域上,该接线膜和导电膜藉由定图样共同膜而形成,且该接线膜和导电膜互相电绝缘。2. 如申请专利范围第1项所述之半导体装置,其中该导电膜电浮动。3. 如申请专利范围第1项所述之半导体装置,其中该接线膜包含SiN膜。4. 如申请专利范围第1项所述之半导体装置,其中该导电膜包围第一元件区域。5. 如申请专利范围第4项所述之半导体装置,其中该第一元件区域比第二元件区域接近半导体基底之中央。6. 如申请专利范围第1项所述之半导体装置,其中该导电膜包含多晶矽膜。7. 如申请专利范围第1项所述之半导体装置,其中该导电膜包含单一膜。8. 如申请专利范围第1项所述之半导体装置,其中该单一膜包含选自含有多晶矽膜,耐火金属膜,金属膜,和矽化物膜之群之一。9. 一种半导体装置之制造方法,包含之步骤为:准备具有第一元件区域和第二元件区域之半导体基底;形成绝缘膜在半导体基底之第一元件区域上,且具有一端部份延伸至介于第一元件区域和第二元件区域间之半导体基底之区域;和形成导电膜在该端部份上,且延伸在绝缘膜和半导体基底上;和藉由定图样一共同膜而形成接线膜在第二元件区域上。10. 如申请专利范围第9项所述之半导体装置之制造方法,其中该导电膜电浮动。11. 如申请专利范围第9项所述之半导体装置之制造方法,进一步包含选择SiN膜当成绝缘膜。12. 如申请专利范围第9项所述之半导体装置之制造方法,其中该导电膜包围第一元件区域。13. 如申请专利范围第12项所述之半导体装置之制造方法,其中该第一元件区域比第二元件区域接近半导体基底之中央。14. 如申请专利范围第9项所述之半导体装置之制造方法,其中该导电膜包含多晶矽膜。15. 如申请专利范围第9项所述之半导体装置之制造方法,其中该导电膜包含单一膜。16. 如申请专利范围第15项所述之半导体装置之制造方法,进一步包含选自含有多晶矽膜,耐火金属膜,金属膜,和矽化物之群之一当成该单一膜之步骤。17. 一种半导体装置之制造方法,包含之步骤为:准备半导体基底具有第一元件区域和第二元件区域,一突出膜形成在半导体基底之第一元件区域上且由第一元件区域突出;形成绝缘层在半导体基底上;定掩模膜该绝缘层以形成绝缘膜覆盖该突出膜并具有一端部份延伸至第一元件区域和第二元件区域间之半导体基底之区域;形成导电层在半导体基底上;在该导电层上形成,覆盖在突出膜之缘部份上所引起之导电层之步阶部份之掩模膜,覆盖在绝缘膜之端部份上所引起之导电层之步阶部份之掩模膜,和覆盖第二元件区域之部份之掩模膜;以各向异性蚀刻,使用掩模膜定图样该导电层以形成覆盖在突出膜之缘部份上所引起之导电层之步阶部份之导电膜,覆盖在绝缘膜之端部份上所引起之导电层之步阶部份之导电膜,和覆盖第二元件区域之部份之接线膜;移去该掩模膜;形成掩模膜在第二元件区域上,覆盖该接线层和覆盖在绝缘膜之端部份所引起之导电层之步阶部份之导电膜;以各向同性蚀刻,使用掩模膜,以移去覆盖在突出膜之缘部份上所引起之导电层之步阶部份之导电膜;和移去该掩模膜。18. 如申请专利范围第17项所述之半导体装置之制造方法,其中该绝缘膜之端部份在场效氧化膜之平坦表面部份。19. 如申请专利范围第17项所述之半导体装置之制造方法,进一步包含选择SiN膜当成绝缘膜之步骤。20. 如申请专利范围第19项所述之半导体装置之制造方法,其中该导电膜包含单一膜。21. 如申请专利范围第20项所述之半导体装置之制造方法,进一步包含选自含有多晶矽膜,耐火金属膜,金属膜,和矽化物之群之一当成该单一膜之步骤。22. 一种半导体装置,包含:半导体基底;半导体层形成在半导体基底上,该半导体层包括一MOS电晶体区域和双极电晶体区域;掩埋层形成在半导体基底和半导体层之间;隔离膜图样形成在半导体层上;源极和汲极区域形成在半导体层之MOS电晶体区域中;第一导电层图样形成在半导体层之MOS电晶体中,形成一闸电极;绝缘膜图样形成在半导体层之MOS电晶体区域上,覆盖第一导电膜图样且具有一端部份延伸至隔离膜图样;和第二导电膜图样具有互相电断开之第一导电部份和第二导电部份,该第一导电部份形成在半导体层之双极电晶体区域,而该第二导电部份形成在隔离膜图样上,该第一导电部份形成一基础电极并连接至电源电位,该第二导电部份覆盖绝缘膜图样之端部份且电浮动。23. 一种半导体装置,包含:半导体基底;半导体层形成在半导体基底上,该半导体层包括一MOS电晶体区域和双极电晶体区域;掩埋层形成在半导体基底和半导体层之间;隔离膜图样形成在半导体层上;源极和汲极区域形成在半导体层之MOS电晶体区域中;第一导电层图样形成在半导体层之MOS电晶体中,形成一闸电极;第一绝缘膜图样形成在半导体层之MOS电晶体区域上,覆盖第一导电膜图样且具有一端部份延伸至隔离膜图样;第二绝缘膜图样形成在MOS电晶体区域上,覆盖第一绝缘膜;第二导电膜图样具有互相电断开之第一导电部份和第二导电部份,该第一导电部份形成在半导体层之双极电晶体区域,而该第二导电部份形成在隔离膜图样上,该第一导电部份形成一基础电极并连接至电源电位,该第二导电部份覆盖绝缘膜图样之端部份且电浮动;第三导电膜图样具有第三导电部份和第四导电部份,第三导电部份和第四导电部份形成在第一导电部份和第二导电部份上,分别覆盖第一导电部份和第二导电部份;和第三绝缘膜图样具有第一绝缘部份和第二绝缘部份,第一绝缘部份和第二绝缘部份形成在第三导电部份和第四导电部份上,分别覆盖第三导电部份和第四导电部份上。24. 一种半导体装置之制造方法,包含之步骤为:准备半导体层形成在半导体基底上,该半导体层具有第一装置区域,第二装置区域和介于第一和第二装置区域间之隔离膜图样;在第一装置区域上形成第一导电膜图样;在第一导电层图样上形成绝缘膜图样,该绝缘膜图样具有一端部份延伸至隔离膜图样;在半导体层上形成导电层;在导电层之第一部份上形成第一掩模膜图样,该导电层之第一部份在第一装置区域和该掩模膜图样之缘部份;以各向异性蚀刻,使用第一掩模膜图样,蚀刻非第一部份之导电层之第二部份;移去第一掩模膜图样;在导电层之第三部份形成第二掩模膜图样,导电层之第三部份在第二装置部份和绝缘膜图样之端部份上;和以各向同性蚀刻,使用第二掩模膜图样以蚀刻非第三部份之导电层之第四部份。25. 一种半导体装置之制造方法,包含之步骤为:准备第一导电型之半导体基底;将第二导电型之杂质植入半导体基底之表面;在半导体基底上成长半导体层,以藉由扩散该杂质而形成第二导电型之掩埋层;对半导体层穿孔以形成到达半导体基底之沟;氧化包括至少沟之开口之半导体层表面以形成场效氧化膜,该场效氧化膜分割半导体层之表面用以在半导体层之表面上建立第一装置区域和第二装置区域,和该第二装置区域形成在该掩埋层上;将第一导电型之杂质植入第一装置区域;将杂质植入第一装置区域之表面,用以形成源极区域和汲极区域;氧化该第一装置区域之表面以形成闸绝缘膜;在闸绝缘膜上处理闸电极;在第二装置区域植入杂质以构成集极区域;在第二装置区域植入杂质以构成基极区域;在第二装置区域植入杂质以构成射极区域;在闸电极上形成绝缘膜图样,该绝缘膜图样具有一端部份延伸至场效氧化物;在半导体层上形成氧电层;在第一装置区域上之导电层之第一部份,绝缘膜之缘部份,该基极区域,和射极区域上形成第一掩模膜图样;以各向异性蚀刻,使用第一掩模膜图样蚀刻非第一部份之导电层之第二部份;移去该第一掩模膜图样;在导电层之第三部份上形成第二掩模膜图样,导电层之第三部份在第二装置区域和绝缘膜之端部份上;和以各向同性蚀刻,使用第二掩模膜图样,蚀刻非第三部份之导电层之第四部份。图示简单说明:图1为依照第一实施例之半导体装置之横截面图;图2为依照第一实施例说明在制造半导体装置中之生产步骤之横截面图;图3为依照第一实施例说明在制造半导体装置中之另一生产步骤之横截面图;图4为依照第一实施例说明在制造半导体装置中之另一生产步骤之横截面图;图5为依照第一实施例说明在制造半导体装置中之另一生产步骤之横截面图;图6为依照第一实施例说明在制造半导体装置中之生产步骤之横截面图;图7为依照第一实施例说明在制造半导体装置中之生产步骤之横截面图;图8为依照第一实施例说明在制造半导体装置中之生产步骤之横截面图。图9为图1之半导体装置之平面图;图10为依照第二实施例之半导体装置之横截面图;图11为依照第二实施例说明在制造半导体装置中之生产步骤之横截面图;图12为依照第二实施例说明在制造半导体装置中之另一生产步骤之横截面图;图13为依照第二实施例说明在制造半导体装置中之另一生产步骤之横截面图;图14为依照第二实施例说明在制造半导体装置中之另一生产步骤之横截面图;和图15为依照第二实施例说明在制造半导体装置中之另一生 |
