发明名称 PROCEDE ET CIRCUIT DE TEST POUR MEMOIRE EN CIRCUIT INTEGRE
摘要 <P>Une mémoire en circuit intégré qui comporte un dispositif de précharge et lecture des lignes de bit comprenant un élément de précharge (4), un convertisseur courant-tension (5) et un circuit de lecture (6), comprend en outre un circuit de test pour isoler la sortie du convertisseur de l'élément de précharge (13, DMA1 ) et du circuit de lecture (14, DMA2 ), pour appliquer une tension de test sur une cellule de la mémoire via le convertisseur et mesurer le courant dans la cellule.</P>
申请公布号 FR2728717(A1) 申请公布日期 1996.06.28
申请号 FR19940015430 申请日期 1994.12.21
申请人 SGS THOMSON MICROELECTRONICS SA 发明人 YERO EMILIO;MIRABEL JEAN MICHEL
分类号 G01R31/28;G11C29/00;G11C29/12;G11C29/50;G11C29/56;(IPC1-7):G11C29/00;G11C17/00 主分类号 G01R31/28
代理机构 代理人
主权项
地址