发明名称 制造半导体装置的方法
摘要 本发明揭示一种制造半导体装置的方法,包含在一半导体层(301)上形成介电薄膜(308)的步骤,构成该介电薄膜(308)之化合物可由以下通式(1)来表示:ABO3 ....(1)其中A为由 Ca,Ba,Sr,Pb 及 La 所构成之组群中所齞中之至少一种元素,而B为从 Zr 及 Ti 所构成的组群中所选出之至少一种元素,所述介电薄膜系由化学蒸镀方法在400 Torr 或以下的压力下与1000℃或以下的温度下使用含有元素A之β-二酮络合物、元素B之β-二酮络合物、以及氧化剂之原料气体来制成。
申请公布号 TW279265 申请公布日期 1996.06.21
申请号 TW084110872 申请日期 1995.10.16
申请人 东芝股份有限公司 发明人 今井馨太郎;江口和弘;清利正弘
分类号 H01L27/108;H01L27/13 主分类号 H01L27/108
代理机构 代理人 林敏生 台北巿南京东路二段一二五号七楼伟成第一大楼;林志刚 台北巿南京东路二段一二五号七楼
主权项 2.如申请专利范围第1项之制造半导体装置的方法, 其中 所述化学蒸镀系在动力限制条件下进行。3.如申 请专利范围第2项之制造半导体装置的方法,其中 所述化学蒸镀系在此该元素A之—二酮络合物及 该元素B 之—二酮络合物任一者之热解温度要低的温度 下进行。4.如申请专利范围第2项之制造半导体装 置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量超过 元素A之—二酮络合物的供应量的情形下进行, 以形成 前述介电薄膜,且其中A/A+B之元素比实质等于0.5之 化 学论量比率。5.如申请专利范围第4项之制造半导 体装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之—二酮络合物的供应量至少 5倍的情 形下进行。6.如申请专利范围第4项之制造半导体 装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之-二酮络合物的供应量至少10 倍的情 形下进行。7.如申请专利范围第1项之制造半导体 装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量超过 元素A之—二酮络合物的供应量的情形下进行, 以形成 前述介电薄膜,且其中A/A+B之元素比实质等于0.5之 化 学论量比率。8.如申请专利范围第7项之制造半导 体装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之—二酮络合物的供应量至少 5倍的情 形下进行。9.如申请专利范围第7项之制造半导体 装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之—二酮络合物的供应量至少 10倍的 情形下进行。10.如申请专利范围第1项之制造半导 体装置的方法,其中 所述化学蒸镀系在比该元素A之—二酮络合物及 该元素B 之—二酮络合物任一者之热解温度要低的温度 下进行。11.如申请专利范围第1项之制造半导体装 置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之—二酮络合物的供应量至少 5倍的情 形下进行。12.如申请专利范围第1项之制造半导体 装置的方法,其中 所述化学蒸镀系在元素B之—二酮络合物的供应 量在分 子比例上为元素A之—二酮络合物的供应量至少 10倍的 情形下进行。13.如申请专利范围第1项之制造半导 体装置的方法,其中 为通式(1)所表示的化合物为Ba@ssxSr@ss1-xTiO@ss3(0≦ x≦1)。14.如申请专利范围第1项之制造半导体装置 的方法,其中 所述络合物之—二酮配合基为二特戊醯甲烷(DPM ;C@ ss1@ss1H@ss1@ss9O@ss2)。15.如申请专利范围第1项之制 造半导体装置的方法,其中 所述氧化剂包括氧分子或N@ss2O。图示简单说明: 图1示出沈积率与沈积温度之间的关系,以供说明 本说明 书中所使用的名词「反应控制条件」和「馈送供 应控制条 件」; 图2示出供应预定量的Sr原料与Ti原料至CVD室中形 成 SrTiO@ss3膜时,Sr沈积率和Ti沈积率与温度的相关性; 图3示出供应预定量的Pb原料、Ti原料与Zr原料至CVD 室中 形成PZT膜时,Pb沈积率、Ti沈积率和Zr沈积率与温度 的 相关性; 图4示出气相之Sr(DPM)@ss2的分解温度Tc如何受氧化 剂所 影响; 图5示出在反应控制条件下进行CVD形成高介电薄膜 时,薄 膜的表面平滑度如何趋劣; 图6示出钛酸锶的介电常数如何随化合物的组份而 改变; 图7示出以CVD形成钛酸锶膜,且所供应的原料使原 料气体 中Sr/(Sr+Ti)的比例为0.5时,沈积膜中之Sr/(Sr+Ti) 比例与薄膜形成温度的关系; 图8示意示出在本发明一实施例中用以形成介电薄 膜之化 学蒸镀装置的结构; 图9为剖面图,示出在本发明一实例中薄膜形成之 前的Si 基体; 图10为剖面图,示出在本发明一实例中,于反应控制 条件 下,所得具有SrTiO@ss3薄膜形成于其上的Si基体; 图11为剖面图,示出在本发明另一实例中,于由供应 决定 比率的条件下,所得具有SrTiO@ss3薄膜形成于其上的 Si 基体; 图12为剖面图,示出使用Ti(OC@ss3H@ss7)@ss4作为原料 ,所得具有SrTiO@ss3薄膜形成于其上的Si基体,作为比 较例; 图13为剖面图,示出具有沟槽电容器结构的动态随 机存取 记忆体单元,其中包含根据本发明方法制成的Ba@ ssxSr@ ss1-@ssxTiO@ss3薄膜,作为电容绝缘膜; 图14为剖面图,示出具有堆叠电容器结构的动态随 机存取 记忆体单元,其中包含根据本发明方法制成的Ba@ ssxSr@ ss1-@ssxTiO@ss3薄膜,作为电容绝缘膜; 图15(A)至15(F)为剖面图,共同示出如何根据本发明 方法 来形成DRAM成单元; 图16(A)与16(B)为剖面图,共同示出如何根据本发明 方法 来形成DRAM单元; 图17示意示出在本发明另一实施例中用以形成介 电薄膜之 化学蒸镀装置的结构;而 图18示意示出在本发明再一实施例中用以形成介 电薄膜之
地址 日本