Circuit électronique et procédé d'utilisation d'un coprocesseur.

摘要

On propose une architecture de processeur (1) et de coprocesseur (2) dans laquelle la mise en service du coprocesseur est effectuée à un cycle immédiatement suivant le décodage (6) d'un code instruction par reconnaissance au cours de ce décodage que cette instruction est une instruction qui doit être exécutée par le coprocesseur. Le décodage complémentaire de l'instruction permet de ne pas perdre de temps pour la configuration du coprocesseur. Ce type d'architecture est particulièrement intéressant pour les processeurs de traitement numérique chargés d'effectuer certaines opérations spécifiques, notamment dans des traitements audio.