| 发明名称 | 具有金属埋层半导体积体电路结构 | ||
| 摘要 | 一种具有金属埋层半导体积体电路结构包括：一第一矽基底；一第一绝缘层，形成于第一矽基底之上；一金属埋层，形成于第一绝缘层上，金属埋层分为电源部、接地部、及分隔电源部与该接地部之绝缘部；一第二绝缘层，形成于金属埋层之上；以及一第二矽基底，形成于第二绝缘层之上。 | ||
| 申请公布号 | TW256394 | 申请公布日期 | 1995.09.01 |
| 申请号 | TW083218169 | 申请日期 | 1994.02.25 |
| 申请人 | 联华电子股份有限公司 | 发明人 | 徐振聪 |
| 分类号 | H01L21/72 | 主分类号 | H01L21/72 |
| 代理机构 | 代理人 | 詹铭文 台北巿罗斯福路二段一○○号七楼之一 | |
| 主权项 | 1. 一种具有金属埋层半导体积体电路结构包括:一第一矽基底;一第一绝缘层,形成于该第一矽基底之上;一金属埋层,形成于该第一绝缘层上,该金属埋层分为电源部、接地部、及分隔该电源部与该接地部之绝缘部;一第二绝缘层,形成于该金属埋层之上;以及一第二矽基底,形成于该第二绝缘层之上。2. 如申请专利范围第1项所述之该积体电路结构,其中该第一绝缘层为矽之氧化物。3. 如申请专利范围第1项所述之该积体电路结构,其中该第一绝缘层为氮化矽。4. 如申请专利范围第1项所述之该积体电路结构,其中该第二绝缘层为矽之氧化物。5. 如申请专利范围第1项所述之该积体电路结构,其中该金属埋层为钨层。6. 如申请专利范围第1.2.3.4或5项所述之该积体电路结构,其中该绝缘部系由矽之氧化物所构成。7. 如申请专利范围第1.2.3.4或5项所述之该积体电路结构,其中该绝缘部系由氮化矽所构成。图示简单说明:第1a图为本创作之具埋层半导体积体电路结构之剖面示意图;第1b图为本创作之具埋层半导体积体电路结构之金属层之上视图;第2a至21图为显示本创作之具有埋层半导体积体电路结构 | ||
| 地址 | 新竹科学工业园区工业东三路三号 | ||