| 主权项 |
1.一种即时二维离散余弦转换(以下称DCT)/反离散余弦转换(以下称IDCT)电路,包括:一变速率双埠缓冲装置,用以将一组二维NN字元大小之资料区块以一第一速率写入,经调整该资料区块后,以一第二速率输出一第一一维资料;一选择装置,具有二输入埠,其一输入埠耦合该变速率双埠缓冲装置,以于一第一时间周期内提供该第一一维资料之流通,而于一第二时间周期内提供来自另一输入埠之一第二一维资料流通;一一维DCT/IDCT运算装置,耦合该选择装置,用以将该选择置提供之该等一维资料进行DCT/IDCT运算;一行列转换缓冲装置,耦合该DCT/IDCT运算装置,用以将经过DCT/IDCT运算之该第一一维资料行列转换,形成该第二一维资料供应至该选择装置;以及一反变速率双埠缓冲装置,耦合该DCT/IDCT运算装置,用以将经过DCT/IDCT运算之该第二一维资料以该第一速率输出。2.如申请专利范围第1项所述之电路,其中,该第二速率系二倍于该第一速率。3.如申请专利范围第1项所述之电路,某中,该一维DCT/IDCT运算装置之资料吞吐速率(throughput rate)大于等于该变速率双埠缓冲装置,其系于2N-1个基于该等二速率之运算周期内完成一组N字元一维资料之DCT/IDCT运算。4.如申请专利范围第1项所述之电路,其中,该变速率双埠缓冲装置是一双埠静态随机存取记忆体装置。5.如申请专利范围第1项所述之电路,其中,该变速率双埠缓冲装置系分别以二不同速率之时脉控制其输入与输出端运作。6.如申请专利范围第1项所述之电路,其中,该变速率双埠缓冲装置系利用不同速率之时脉所控制之二计数器定址,以产生该第一速率与该第二速率之输入/输出运作。7.如申请专利范围第1项所述之电路,其中,该变速率双埠缓冲装置系利用定址讯号线之安排而调整该输入资料区 |
